南京工程学院
自动化学院
实验报告
课程名称电子设计自动化EDA技术实验项目名称8位循环移位寄存器
实验学生班级
实验学生姓名
同组学生姓名
实验时间
实验地点
实验成绩评定
指导教师签字
年月日
8位循环移位寄存器
的管脚如图：
其中D 表示输入的初始值，Sta 为开始移位信号，DOUT 表示当前数值；LD 表示预设计数值，LD 为“1”，初始计数值打入器件；LR 表示移位方向，LR 为‘0’，循环右移位，LR 为‘1’，循环左移位；CP 为移位脉冲。

四、实验方案设计、实验方法 1. 实验方案
8位循环移位寄存器的描述有多种方法，设计过程中可以采用图形编程，首先设计D 触发器，而后通过D 触发器的互联实现8位循环移位寄存器；也可通过VHDL 实现，采用计数脉冲CP 作为敏感量，CP 的每个上升沿，输出量Q 的每一位赋给左边一位或右边一位。

同时循环左移时，最高位赋给最低位，循环右移时，最低位赋给最高位，语句可采用case …when 、with …select 、if …then 以及加减运算等多种结构实现，详细方案与方法略。

本实验中根据真值表，通过VHDL 语言的if-then 结构实现8位循环移位寄存器。

2. 实验方法
D0 D1 D2 D3 D4 D5 D6 D7 CP LD LR
DOUT0 DOUT1 DOUT2 DOUT3 DOUT4 DOUT5 DOUT6 DOUT7
ARCHITECTURE sample OF cyreg IS
BEGIN
P1:PROCESS(CP,LD)
BEGIN
if LD='0' then
DOUT<=D;
elsif CP'EVENT AND CP='0' then
if LR='1' then
DOUT<=DOUT(6 DOWNTO 0)&DOUT(7);
elsif LR='0' then
DOUT<=DOUT(0)&DOUT(7 DOWNTO 1);
end if;
end if;
END PROCESS P1;
END sample;
2. 器件及管脚逻分配图
管脚分配情况如图，所选器件为EPM7032AELCC44-4
3. 仿真波形
8位循环移位寄存器的仿真波形如下图，从波形可以得出，输入输出满足前文真值表，设计电路功能达到设计要求
4. 时序分析图
上述时间分析可以得到，输出信号存在3ns的时间延迟，它主要与器件速。