数字电子技术典型题选一、填空题 （基础型）1．在数字电路中，逻辑变量的值只有 2 个。
2．在逻辑函数的化简中，合并最小项的个数必须是 2^n 个。
3．化简逻辑函数的方法，常用的有 公式 和 卡诺图 。
4．逻辑函数A 、B 的同或表达式为A ⊙B= /A/B+AB 。
T 触发器的特性方程Q n+1= T/Qn+/TQn 。
5.已知函数C A B A Y +=，反函数Y = （A+/B ）*/（/A+C ），对偶式Y ’= （/A+B ）*/（A+/C ） 。
6．4线—10线译码器又叫做 2-10 进制译码器，它有 4 个输入端和 个输出端, 6 个不用的状态。
7．组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态 有关 。
8．TTL 三态门的输出有三种状态：高电平、低电平和 高阻态 状态。
9．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于 同步 计数器。
10．四位双向移位寄存器74LS194A 的功能表如表所示。
由功能表可知，要实现保持功能， 应使 ，当 RD=1；S1=1,S0=0时 ，电路 实现 功能。
74LS194A 的功能表如下： S S工作状态0 1 1 1 1××0 00 11 01 1置零保持右移左移并行输入11．若要构成七进制计数器，最少用个触发器，它有个无效状态。
12．根据触发器结构的不同，边沿型触发器状态的变化发生在CP 边沿时，其它时刻触发器保持原态不变。
13．用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法，和。
14．由555定时器构成的单稳态触发器，若已知电阻R=500KΩ，电容C=10μF，则该单稳态触发器的脉冲宽度tw≈。
15．在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。
16. 用555定时器组成的三种应用电路如图所示，其中图（a）、（b）、（c）分别对应的电路名称是（a），（b），（c）17. A/D转换器的转换过程包括，，，四个步骤。
一、填空题（综合提高型）1．施密特触发器有 2 个稳定状态.，单稳态触发器有 1 个稳定状态.，多谐振荡器有 0 个稳定状态。
2．欲对160个符号进行二进制编码，至少需要 位二进制数；16路数据分配器，其地址输入端有 个；2n 选1的MUX ，其地址端有______个，其数据输入端有_________个．3．欲构成可将1kHZ 的脉冲转化为50HZ 的脉冲的分频器，该电路至少需要用 5 个触发器；该电路共有 20 个有效状态。
某计数器的状态转换图如图所示，该计数器为 进制 法计数，它有 个有效状态，该电路 （有或无） 自启动能力4．随机存储器RAM 的电路结构主要由 、 和 三部分组成。
为构成4096×8的RAM ，需要 片1024×4的RAM 芯片，并需要用 位地址码以完成寻址操作。
5. 8位移位寄存器，串行输入时经 个CP 脉冲后，将得到8位数据的并行输出；欲将其串行输出，需经 个CP 脉冲后，数码才能全部输出。
6．分别写出图1（a ）、（b ）、（c ）、（d ）所示电路中的输出函数表达式：Y1=nQ T ⊕ Y2= /(AB) ；Y3= /(AB) ； Y4= /(AB)*/(BC) ；7．如图所示电路的逻辑表达式D C B A F +⊕⊕=， F=1时的全部输入变量取值组合有 12 个．A B CD=1=1≥11οF8．如图2所示的组合逻辑电路中的74138为3线-8线译码器，写出图2所示电路中各输出函数的最简与或表达式：F1= Y0+Y1+Y2= F2= Y4+Y7=9.图3是某ROM 存储阵列的点阵图，A3、A2、A1、A0为地址线，D3、D2、D1、D0为数据线。
试分别写出D3、D2、D1关于A3、A2、A1、A0的逻辑表达式。
图中的点‘·’表示在行线和列线交叉处连接了存储元件。
851512141311123Y Y D Y Y Y D Y Y Y D +=++=++= Y4AB CDY3ABCD A B C D Y2AC BDY1A B Y0C D'=+''''=+=+=⊕=图310. 由四位并行进位加法器74LS283如图所示，当A=0时，X 3X 2X 1X 0=0111，Y 3Y 2Y 1Y 0=0100，Z 3Z 2Z 1Z 0=_____________，W=_____________ 。
电路功能为有符号数求和运算（加减运算）：A Co W ⊕=； A A Y X Z +⊕+=A ＝0时： Z ＝X ＋Y ＝1011； W ＝Co ＝0；二、选择题：请将正确答案的序号填在横线上。
1．下列一组数中， 是等值的。
① （A7）16 ② （）2 ③（166）10A．①和③ B. ②和① C. ②和③2.在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后。
A．乘积项个数越少 B. 实现该功能的门电路少C．该乘积项含因子少3．指出下列各式中哪个是四变量Ａ、Ｂ、Ｃ、Ｄ的最小项（）A、ＡＢＣ；B、Ａ＋Ｂ＋Ｃ＋Ｄ；C、ＡＢＣＤ；D、Ａ＋Ｂ＋Ｄ4．的最小项之和的形式是。
A.B.C.5. 在下列各种电路中，属于组合电路的有。
A．编码器 B. 触发器 C. 寄存器6．74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出= 。
Ａ.00010000， B. 11101111 C.7．8线—3线优先编码器74LS148的优先权顺序是I7，I6，……I1，I0 ，输出 Y2 Y1 Y0 ，输入低电平有效，输出为三位二进制反码输出。
当 I7I6，……I1I0 为时，输出 Y2 Y1 Y0为。
A．011 B.100 C. 1108．在以下各种电路中，属于时序电路的有。
A．反相器 B. 编码器C. 寄存器D.数据选择器9．RS触发器当R=S=0时，Qn+1= 。
A．0 .1 C D. Q10．施密特触发器常用于对脉冲波形的。
A．延时和定时 B. 计数与寄存 C．整形与变换11. CPLD是基于，FGPA是基于A 乘积项，查找表B查找表，乘积项C乘积项，乘积项D查找表，查找表12.以下单元电路中，具有“记忆”功能的单元电路是A、加法器；B、触发器；C、TTL门电路；D、译码器；13.对于CMOS与门集成电路，多余的输入端应该A 接高电平B 接低电平C 悬空D 接时钟信号 如果TTL 电路的输入端开路，相当于接入 A 逻辑1 B 逻辑0C 无法预测D 有可能是逻辑1，也有可能是逻辑0。
14..摩根定律（反演律）的正确表达式是： A 、;A B A B +=⋅ B 、;B A B A +=+ C 、;B A B A +=+ D 、;B A B A ⋅=+．触发器实现T 触发器的功能时，J ，K 应该怎样连接 A ．J=K=T B ．J=K=D. C ．J=0，K=1 D ．J=D ，K=D16.同步时序电路和异步时序电路比较，其差异在于后者 。
A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关17. 要使JK 触发器的输出Q 从1变成0，它的输入信号JK 应为（ ）。
A. 00 B. 01 C. 10 D. 无法确定 18．对于T 触发器，若原态Q n =1，欲使新态Q n+1=1，应使输入T= 。
.1 C D.Q 19. 下列触发器中，没有约束条件的是 。
A.基本RS 触发器B.主从RS 触发器C.同步RS 触发器D.边沿D 触发器 20. 逻辑函数的表示方法中具有唯一性的是 。
A .真值表 B.表达式 C.逻辑图 D.卡诺图—3线优先编码器（74LS148）中，8条输入线0I ~7I 同时有效时，优先级最高为I7线，则输出2Y 1Y 0Y 是（ ）A. 000B. 010C. 101D. 111 22. 七段显示译码器是指（ ）的电路。
A. 将二进制代码转换成0~9个数字B. 将BCD 码转换成七段显示字形信号C. 将0~9个数转换成BCD 码D. 将七段显示字形信号转换成BCD 码 23. 逻辑数F=A C +A B +B C ，当变量的取值为（ ）时，将出现冒险现象。
A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=024.用n 个触发器构成计数器，可得到最大计数模值是（ ） A. n B. 2n -1 C . 2n D. 2n-1三、逻辑函数化简与变换：1. 试求逻辑函数F 的反函数的最简与或式， 并用与或非门实现电路解：2．证明下列各逻辑函数式：AC B A C A B A +=++))((左式=BC A B AC A A +++ =BC A A B A AC )(+++ =)1()1(B AC C B A +++ =AC B A +=右式 原式成立3. 将下列逻辑函数化简成最简与或及与非-与非表达式（答案略）四． 组合逻辑电路的分析与设计1、4选1数据选择器74LS153的功能表达式为 ：⎪⎩⎪⎨⎧=+=∑0)8,6,4,2(D C AB C B A m F ×ABCD 00011110×1010×0010001000011110(a )D≥1&(b )B CA FACAB D F ++=试写出下图电路输出z 的逻辑函数式。
/A/B+/AC+A/C2、设计一位8421BCD 码的判奇电路，当输入码中，1的个数为奇数时，输出为1，否则为0。
（1）画出卡诺图，并写出最简“与－或表达式”；（2）用一片8选1数据选择器74LS151（功能符号见图）加若干门电路实现，画出电路图。
解：（1）卡诺图：最简“与－或式”：BCD D C B D C B D C B A D C B A Y ++++=；（2）电路图：3、某组合逻辑电路的芯片引脚图如题图所示。
1．分析题图所示电路，写出输出函数F1、F2的逻辑表达式，并说明该电路功能。
2．假定用四路数据选择器实现题图所示电路的逻辑功能，请确定下图所示逻辑电路中各数据输入端的值，画出完善的逻辑电路图。
解：1．写出电路输出函数F1、F2的逻辑表达式，并说明该电路功能。
BCBACABCBACAFABCCBACBACBACBAF21++=⋅⋅=+++=⊕⊕=该电路实现全减器的功能功能。
2．假定用四路数据选择器实现该电路的逻辑功能，请确定给定逻辑电路中各数据 输入端的值，完善逻辑电路。
1D ,A D ,A D ,0D F C D ,C D ,C D ,C D F 3210232101========：：4． 3线-8线译码器74LS138逻辑功能表达式为 ，，……，，，正常工作时，S 1 =1, S 2=S 3=0 。