电子课程设计——反应速度测试学院：电子信息工程学院专业、班级：姓名：学号：指导教师：李小松2013年12月22日目录一设计任务---------------------------------------------------------------------------- 3 二总体框图------------------------------------------------------------------------3三器件选择--------------------------------------------------------------------41、74LS192同步十进制双时钟加减计数器-------------------------------42、74LS138是三线八线译码器----------------------------------------------- 63、与非门---------------------------------------------------------------------------- 74、555 定时器-------------------------------------------------------------------- -9四模块功能----------------------------------------------------------------------------91、脉冲发生装置-------------------------------------------------------------------92、脉冲控制开关-------------------------------------------------------------------103、译码器模块-----------------------------------------------------------------------104、工作模块--------------------------------------------------------------------------12五总体设计电路-------------------------------------------------------------------------13 六硬件调试----------------------------------------------------------------------------14 七设计心得----------------------------------------------------------------------------15反应速度测试仪一、 设计任务与要求设计一个反应速度测试仪具体要求如下：1、具有测试人反应快慢的功能。
2设有外部操作开关控制计数器，实现直接清零、启动、设有外部开关控制脉冲信号的工作与停止。
3打开电源一号灯熄灭其他灯亮，加上脉冲从一号灯开始依次熄灭再亮。
4当停止时第几个灯变暗就是反映的快慢。
二、 总体框图图1 总体电路脉冲发生器电路通过555谐波震荡输出5Hz 方波，实现时钟信号的输出。
计数器采用同步十进制双时钟加减计数器74LS192具有异步清零功能，当CLR 输入高电平时实现异步清零，输入低电平时持续工作。
译码器装置采用三线---八线译码器74LS138，实现计数器的输出的直观表达； 脉冲控制电路控制脉冲的连续与暂停。
计数器控制电路用来控制计数器的清零以及工作。
电路中有四个与非门其中两个构成SR 锁存器控制计数器电路的工作。
三、 选择器件实验所需器件如表1所示。
1.74LS192同步十进制双时钟加减计数器74LS192N 逻辑符号如图1所示。
图2 74LS192逻辑符号74LS192N 内部结构图如图2所示。
U174192NA 15B 1C 10D9UP 5QA 3QB 2QC 6QD 7~LOAD 11~BO 13~CO 12CLR 14DOWN 4图3 74LS192内部结构图计数电路由74LS192组成，其功能表如表2所示表2 74LS192逻辑功能表74LS192为可预置数的同步十进制双时钟加减计数器，具有上升沿有效地加计数时钟端UP和减计数端DOWN，该计数器具有异步清零端，当清零信号CLR 为高电平时实现清零功能，该计数器还有异步置数功能，当置数端LOAD为低电平时实现预置数，当计数器加计数器且计数值为9时进位端CO输出宽度等于加计数脉冲UP的低电平脉冲，当计数器减计数且数值为0时，借位端BO输出宽度等于减计数脉冲的DOWN的低电平脉冲。
2、74LS138是三线八线译码器，工作原理：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
74LS138的作用:利用G1、/(G2A)和/(G2B)可级联扩展成16线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。
74LS138功能表如表3所示。
表3 74LS138功能表74LS138内部原理图如图4所示。
图4 74LS138内部原理图74LS138管脚图如图5图5 74LS138管脚图3、与非门与非门的符号如图5图6 与非门结构与非门真值表如表4与非门逻辑功能描述当两个输入端A=0，B=0时，输出端Y 为低电平0，即Y=0； 当两个输入端A=0，B=1时，输出端Y 为低电平0，即Y=0； 当两个输入端A=1，B=0时，输出端Y 为低电平0，即Y=0； 当两个输入端A=1，B=1时，输出端Y 为低电平1，即Y=1；即只要两个输入端A 、B 的输入电平有一个是低电平0，输出端Y 即为低电平0；只有A 、B 的输入电平全为1，输出端Y 才为高电平1。
4、555 定时器：555 定时器是一种模拟和数字功能相结合的中规模集成器件，在本次设计中，555 定时器用来组成电路中的多谐振荡器，振荡器信号经过分频电路分频获得1Hz 的秒脉冲，从而驱动整个电路精确运行。
逻辑符号及管脚图如图7。
图7 逻辑符号图及管脚图1脚：外接电源负端VSS 或接地，一般情况下接地。
8脚：外接电源VCC ，双极型时基电路VCC 的范围是4.5 ~ 16V ，CMOS 型时基电路VCC 的范围为3 ~ 18V 。
一般用5V 。
3脚：输出端Vo 。
2脚：低触发端。
U1LM555CNGND 1DIS 7OUT3RST 4VCC8THR 6CON5TRI 26脚：TH高触发端。
4脚：是直接清零端。
当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：VC为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
7脚：放电端。
该端与放电管集电极相连，用做定时器时电容的放电。
图8 555定时器内部原理图555定时器的逻辑功能表如表5表5555定时器的逻辑功能表高触发：若Vi1> VCC，则VTH=1，比较器C1输出为低电平，无论C2输出何种电平，基本RS触发器因=0，使＝1，经输出反相缓冲器后，VO＝0；T 导通。
这时称555定时器“高触发”。
VCO为控制电压端，在VCO端加入电压，可改变两比较器C1、C2的参考电压。
正常工作时，要在VCO和地之间接0．01μF（电容量标记为103）电容。
放电管Tl的输出端Dis为集电极开路输出。
四、功能模块1、脉冲发生装置定时器555的多谐振荡，产生一个标准的脉冲信号，电容区C1=100nf，电阻R1=R2=1KΩ，VCC=5V。
振荡周期T=0.69(R1+2R2)C1=5000Hz555定时器连线图如图9，示波器波形图如图10图9 555脉冲发生器连线图图10 脉冲仿真信号2、脉冲控制开关脉冲开关采用单刀双掷开关，用来控制脉冲的连续与暂停，当开关接到定时器555的输出端时脉冲连续，当接地时为电路提供的脉冲暂停，电路图如图11。
图11 脉冲控制3、计数器装置计数器装置采用74LS192 接受脉冲信号使信号加1或者减1并输出数据，芯片的A\B\C\D端接低电平，LOAD端接高电平，QA,QB,QC输出信号，UP与DOWN分别接从与非门输出的脉冲信号，与非门U6，U7具体作用在下模块阐述，开关j2对计数器进行清零和工作控制，当开关打到串联电阻和VCC端时计数器清零当打到接地端计数器进行工作。
电路图如图12。
图12 计数器装置3、译码器模块译码器采用74LS138三线八线译码器，译码模块作用是将计数器输出的二进制代码转换成高低电平进行输出从而控制显示电路的显示，译码器的A，B,C，分别接计数器QA,QB,QC，G1接高电平，GA,GB接地，输出端链接8个显示电路。
电路图如图13所示。
图13 译码器与显示电路4、工作模块计数器74LS192与三线--八线译码器组成，G2A与G2B组成与门结构SR锁存器，在译码器输出15引脚为低电平时，U5输出高电平，U4输出低电平，U6解除封锁，计数脉冲通过U6是计数器加计时，在译码器7引脚输出低电平时，U4输出高电平，U5输出低电平，工作截止。
因此每个技术值译码器只有一个引脚输出低电平并熄灭一盏灯，电路图如图14。
图14 整体工作电路五、总体电路在准备测量时，将J2开关打在清零端，开关J1打在连续端，然后观察示波器是否有波形，如果有波形实验可以开始。
打开电源将J2开关打在工作端，当显示电路开始变化时迅速将j1开关打到暂停端，观察显示电路的变化从而测量出测试者的反应速度，通过观察显示电路的变化来得出结论，如果要进行下一次测量先将J2开关打到清零端，然后将J1开关达到连续段，要开始下次试验只要将J2打到工作就可以啦。
仿真结果可以实现设计要求，原理图如图15和仿真图如图16、17。
图15 原理图图16 仿真测试图（1）图17 仿真测试图（2）六、硬件调试硬件调试试验和预想的差不多，只是由于自己的粗心大意使用了一个检测时无效的与非门导致实验刚开始时没有试验结果，而且由于实验室用的是连续脉冲和导线代替开关所以实验结果没有预期的好，但是实验要求还是达到了，所以说设计是没有错误的，总体总结就是做实验室有点粗心大意，只要避免就没有问题。
七、设计心得本次课程设计使我对数字电子技术有了更进一步的熟悉，实际操作和课本上的知识有很大联系，但又高于课本，一个看似很简单的电路，要动手把它设计出来就比较困难了，要求我们在以后的学习中注意，要把课本上所学到的知识和实际联系起来，同时通过本次电路的设计，不但巩固了所学知识，也使我们把理论与实践从真正意义上结合起来，增强了学习的兴趣，考验了我们借助互联网络搜集、查阅相关文献资料，和组织材料的综合能力。