第4章存储系统和结构4.1 基本内容摘要1、存储系统的组成◆存储器的分类◆主存半导体存储器SRAM、DRAM、ROM的基本电路◆辅存2、主存的组织与操作◆半导体存储器的基本结构◆存储器中的数据组织小端存放格式大端存放格式◆半导体存储器的主要技术指标存储容量存储速度◆半导体存储器芯片的发展DRAM芯片技术发展：FPM DRAM ；EDO DRAM ；SDRAM ；DDR SDRAM◆主存储器的组织SRAM HM 6116DRAM Intel 2164芯片的互联：位扩展、字扩展、字位扩展◆多体交叉存储技术组成、工作原理3、存储系统的层次结构◆层次化存储系统◆Cache-主存存储层次◆主存-辅存存储层次4、高速缓冲存储器◆Cache的工作原理Cache的结构Cache的工作过程◆主存与Cache之间的地址映像Cache的基本结构地址映像和地址映像表◆直接映像直接映像方式主存地址直接映像的访存过程◆全相联映像全相联映像方式主存和Cache的地址结构主存和Cache的地址结构全相联映像下的访存过程◆组相联映像组相联映像方式主存和Cache的地址结构组相联映像下的访存过程◆替换策略和更新策略三种替换算法：随机法、先进先出法、LRU法更新策略：写回法、全写法、写装入法、写不装入法5、虚拟存储器◆虚拟存储器的基本概念虚拟存储器的工作原理虚地址、实地址◆页式虚拟存储器页式虚拟存储器地址结构页式虚拟存储器的地址映像页式虚拟存储器的地址变换过程◆段式虚拟存储器段式虚拟存储器地址结构段式虚拟存储器的地址映像段式虚拟存储器的地址映像过程◆段页式虚拟存储器段页式虚拟存储器的地址结构段页式虚拟存储器的地址映像段页式虚拟存储器的地址映像过程◆快表技术快表的形成“快表”和“慢表”实现地址转换4. 2 知识点一、主存储器1、分类随机存取存储器RAM：SRAM、DRAM只读存储器ROM2、半导体存储器基本结构（1）随机存取存储器RAM挥发性存储器，失电时信息丢失。
◆SRAM基本电路及其读写工作原理；存储单元电路是半导体触发器，典型的单极型SRAM基本电路是由6个MOS管组成的双稳态触发电路；存储单元的内容可多次读出，读出时不破坏原存信息；功耗较大，容量较小，但存取速度较快。
◆DRAM基本电路及其读写工作原理；基本电路由一个晶体管和一个电容组成，利用MOS管的栅极对其衬底间的分布电容来保存信息，以储存电荷的多少(即电容端电压的高低)来表示“1”和“0”；存储单元的内容读出时破坏原存信息，功耗小，容量较大，但存取速度较SRAM慢；DRAM必须不断进行刷新，对存储单元中电容充电。
（2）只读存储器ROM只能读取数据不能写入数据的存储器。
一般由一个晶体管构成一个存储单元，存储单元构成阵列，用行选通和列选通信号选择存储单元。
能长期保存信息，信息可随机被访问。
◆掩膜ROM存储单元中的信息在生产中用掩膜形成两种存储单元，存储单元中有无晶体管代表数据0和1。
◆PROM可编程ROM，用户能够一次性烧入数据，在晶体管的发射极和列选通线之间用熔丝连接，可实现一次性可编程数据存储。
◆EPROM可擦除可编程ROM，一般指紫外线擦除可编程的ROM，用户能够多次烧入数据，可多次擦除，多次改写。
◆E2PROM电可擦除可编程的ROM，用户可用电信号在线进行擦除和改写的存储器。
◆ Flash Memory闪速存储器，一种的快擦型E2PROM存储器，只能以块为单位擦写。
（3）存储器芯片◆基本结构组成：存储体—是存储单元的集合体，存储单元阵列；数据读写电路—驱动缓冲作用；地址译码电路—将地址信号转换为选中某一存储单元的选通信号，如采用双译码方式的存储器，会将一部分地址信号转换为行选通信号、另一部分地址信号转换为列选通信号，行选通信号和列选通信号对行和列选择，对选中的单元进行读写。
控制电路—产生控制信号如片写信号、读信号、输出信号等等◆典型存储器芯片● HM61162K×8位（2KB）SRAM芯片：11条地址线、8条数据线、3条控制线CE、OE、WE 3个控制信号的组合控制HM6116芯片的工作方式，● Intel 216464K×1b的DRAM芯片：8条地址线、1条数据输出线、1条数据输入线、写允许信号WE、行地址选通信号RAS、列地址选通信号CAS 。
64K存储体由4个128×128的存储矩阵组成，每个128×128的存储矩阵，由7条行地址和7条列地址进行选择。
刷新时，在送入7位行地址时选中4个存储矩阵的同一行，即对 4×128=512个存储单元进行刷新。
（4）新型存储器芯片快页式动态存储器（FPM DRAM）扩展数据输出动态存储器（EDO DRAM）同步型动态存储器（SDRAM）双倍数据速率SDRAM （DDR SDRAM）（5）半导体存储器的技术指标◆存储容量存储器可以容纳的二进制信息量。
内存的最大容量：计算机系统中CPU地址总线数目有限，决定系统能配备最大的内存容量。
如CPU的地址线为n 条，则由该CPU组成的计算机系统的内存不超过2n个字，若字长为8位，则为2n 字节。
计算机的实际装机容量：指一计算机系统根据系统的实际需要配置的内存容量，实际装机容量不能超过内存的最大容量。
存储器芯片的容量：指存储器芯片能存放的信息量，由存储器芯片地址线和数据线的数目决定。
如一存储器芯片有m 条地址线和n条数据线，则该芯片的存储容量为2m×n位存储容量单位有：千字节（KB）、兆字节（MB）、吉字节（GB) 、太字节（TB）1KB= 210 B = 1024B ；1MB=220 B=1024KB ；1GB=230 B=1024 MB ；1TB= 240 B=1024 GB◆存储速度存储器的存储速度可以用两个时间参数表征：存取时间TA：定义为从启动一次存储器操作，到完成访问操作所经历的时间。
存储周期TMC：从一次访问的开始到下一次访问开始的时间间隔。
通常存储周期TMC略大于存取时间TA。
3、系统的存储器（1）存储器的扩展存储器芯片的容量有限，用多片存储器芯片互联可以扩大存储容量，构成系统所需的存储器。
扩展存储器容量采用的方法有：①位扩展法当主存的字数与单个存储芯片的字数相同(两者存储单元数相同)而位数不同时, 要采用位扩展的方式来组织多个存储芯片构成存储器。
扩展芯片时, 字数不变, 位数增加。
位扩展的方式时,应◆确定总芯片数若芯片的容量为N×M位，构成系统的存储器容量为N×K位（K为M的若干倍），采用位扩展方式，需要芯片数为：N×K位N×M位◆各存储器芯片采用相同的地址信号和控制信号，即各芯片的片选端CS（或CE）、地址线Ao—Ai、读/写控制信号都应分别并接在一起,连接到CPU相应的控制线、地址线上；◆将各存储器芯片的数据线单独列出作D0、D1 …… Dm 分别连接到CPU的数据线D0 …… Dm不同的位。
②字扩展法当主存的位数与采用存储芯片的位数相同，但字数不同（存储单元数不同）, 要采用字扩展的方式来组织多个存储芯片扩展存储单元构成主存储器。
字扩展的方式时, 应◆确定总芯片数若芯片的容量为N×M位，构成系统的存储器容量为K×M位（K为N的若干倍），采用字扩展方式，需要芯片数为：K×M位N×M位◆各存储器芯片地址范围不同, CPU地址线分为两部分，低位部分地址线和各芯片的地址线连接，CPU的高位地址总线经片选译码器译码得到多条控制信号线分别接到各存储器芯片的片选端CS（或CE），使每次访问时只能选中一片芯片工作。
◆各存储器芯片的数据线、读写控制线并联后, 再与CPU数据线、读写控制线相连接。
③字位扩展法当存储器芯片的字数和字长均不能满足主存储器要求时, 需要在字数和位数上同时扩展，以构成主存储器。
字位扩展的方式时, 应◆确定总芯片数若主存储器容量为M×N位，采用容量为L×K的存储器芯片，则用N/K片L×K的存储器芯片组成一组，实现位扩展构成L×N位的存储器，再采用M/L组的L×N位的存储器组进行字扩展构成M×N位的存储器，共需要M/L ×N/K 片芯片。
◆各存储器组地址范围不同, CPU地址线分为两部分，低位部分地址线和所有存储器芯片的地址线连接，CPU的高位地址总线经片选译码器译码得到多条控制信号线分别接到各存储器芯片组，每个控制信号和一组中的所有芯片的片选端CS（或CE）相连接，使每次访问时只能选中一组芯片工作。
◆每组中各存储器芯片的数据线单独列出分别CPU的数据线D0-Dn-1 相连，但每组中对应的芯片应并联接同样数据线。
◆所有存储器芯片的读写控制线并联后, 再与CPU的读写控制线相连接。
（2）存储器中的数据组织◆存储字：作为一个整体一次存放或取出内存储器的数据◆字节编址：对存储器的每一个字节进行编址，一个地址对应一个存放8位二进制数的存储单元，存储单元的地址称为字节地址。
表示字节地址的二进制位数取决于存储器的总字节数。
在现代计算机系统中，特别是在微机系统中，内存储器一般都以字节编址。
◆字编址：对存储器的每一个字进行编址，一个地址对应存放16位二进制数的存储单元，该地址称为字地址。
◆数据存放格式：若一个存储单元存放1字节数据，多字节数据存放存储单元的格式有：小端存放格式—多字节数据中的低字节数据存放于低地址的存储单元中，高字节数据存放于高地址的存储单元中；80X86系统采用这种格式。
大端存放格式—多字节数据中的低字节数据存放于高地址的存储单元中，高字节数据存放于低地址的存储单元中；68X系统采用这种格式。
4、多体交叉存储器一个多体系统，为提高访存速度采用的结构技术。
◆由多个相互独立的容量相同的存储体构成；每个存储体是一个独立操作的单位，各自具有相互独立的数据寄存器MDR、地址寄存器MAR和读写电路；◆各存储体读写过程能并行，也能交叉重叠进行；多体交叉访问存储器采用分时启动的方法，可以在不改变每个存储体存取周期的条件下，提高访存速度，◆若存储器由n个存储体组成，各存储体可按一定的顺序分时地轮流启动，两个相邻存储体启动访问的间隔时间可以等于单个存储体访问周期的1/n，即每隔1/n访问周期启动一个存储体的操作，从而存储器的带宽（连续访问存储器的数据吞吐率）可以增加到原来的n倍。
二、存储系统的层次结构1、访存的局部性原理时间局部性：如果一个存储单元被访问，则可能该单元会很快被再次访问；空间局部性：如果一个存储单元被访问，则可能该单元及其邻近的单元也可能很快被访问；最近的、未来要用的指令和数据大多局限于正在用的指令和数据或是存放在与这些指令和数据位置相邻近的单元中。