存在的缺点： (1) : 输出电阻R 受输入状态影响
O
A 1, B 1则R R
O O
ON 2
R
ON 4
2R
ON
A 0, B 0则R R // R
ON 1
ON 3
1 R 2
ON
A 0, B 1则R R
O
ON 1
R
ON
A 1, B 0则R R
O
第二章 集成逻辑门
集成电路大致分为两种类型：CMOS和双极型。 其中CMOS（Complementary Metal-Oxide Semiconductor, 互补金属氧化物半导体）电 路是目前运用最广的逻辑电路。并且逐步取 代了原来的TTL电路。
双极型电路是由双极型三极管构成的电路。 有：TTL 和ECL电路等。在性能，功耗，容量 等方面受到限制，故被CMOS逐渐取代。
V
DD
当V V V (th) T导通 V V 0
OL
所以 MOS 管D S间相当于一个受V 控制的开关。
I
等效电路
OFF ，截止状态
ON，导通状态
MOS管的四种类型
• 增强型
大量正离子
• 耗尽型
导电沟道
MOS门的开关作用 MOS门 D 、 S极之间的开关状态受 VGS 的控制 增强型： N沟道 VGS > V GS（th) > 0 (开启电压） VGS < V GS（th) P沟道 D 导通 断开 导通
加上+VGS，且足够大至VGS >VGS (th), D-S间形成导电沟 道（N型层）
MOS管的基本开关电路
因为 R
ON
OFF
10 , R 1K
9 ON D OFF
只要R R R , 则： 当V V V (th) T截止 V V
I IL GS O I IH GS O OH
7.三态输出门
EN 0时，Y A EN 1时，Y Z (高阻)
VDD
A
G
D D S
T2 F
0 1
1 0
T1
0V 优点：
0V
逻辑式：F= A
A
F
静态功耗小 速度较快
1
电压、电流传输特性
阈值电压
AB段：VI VGS (TH ) N T 2导通，T1截止 VO VOH VDD CD段：VI VDD VGS (TH ) P T1导通，T2 截止 VO VOL 0 BC段：VGS (TH ) N VI VDD VGS (TH ) P T1 , T2同时导通 1 1 若T1 , T2参数完全对称， VI VDD时，VO VDD 2 2
“1” F (+V ) DD
VGS< VGS（th) >0
截止
VA= VDD
+VDD
VGS> VGS（th) <0
S
“1” A (+VDD) G
截止
T2 PMOS D “0” F D (0V) T1 NMOS
S
VGS> VGS（th) >0
导通
+VDD
S
真 值
A VDD F
表： T1 T2 截止 导通 导通 截止
（几百欧）
S
D
S
VGS <VGS（th) < 0 D S （几百欧） (开启电压） 断开 D S VGS > VGS（th)
MOS反相器（非门） 结构:
R +VDD
工作原理:
1) VA = 0V:
F T
VDD
D
VDD
A 0V
G
S
VGS VGS（th) ,T截止; VF = UDD , F=“1”。
+VDD
PMOS管
F CMOS电路
A
G
S
NMOS管
同一电平:
T1 : ON OFF
Complementary -Symmetry MOS 互补对称式MOS T2: OFF ON
பைடு நூலகம்
2) 工作原理
VA=0V “0” (0V) A
+VDD VGS< VGS（th) <0
S
G D D S
导通
T2 PMOS
T1 NMOS
2.1MOS管的开关特性
一、MOS管的结构
金属层
氧化物层 半导体层
PN结
S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底
MOS管的结构和符号
栅极 源极 漏极
开启电压：VGS（th)
以N沟道增强型为例：
开启电压
当加+VDS时，
VGS=0时，D-S间是两个背向PN结串联，iD=0
输入噪声容限
在VI 偏离VIH 和VIL的一定范围内， VO基本不变； 在输出变化允许范围内 ，允许输入的变化范围 称为输入噪声容限
V NH VOH (min) VIH (min) V NL VIL (max) VOL (max)
输入特性
输出特性
1.低电平输出特性 VOL f ( I OL ) 同样的 I OL下， VGS VOL
2)VA = VDD : VGS > VGS（th) ,T导通; VF 0V , F=“0”。
0V
NMOS增强型
+VDD
R VDD D
真 值
表：
F
输入
VDD
输出 F
1 0
A 0V
G
S
A
0 1
0V
NMOS增强型 1 逻辑符号: A
F
逻辑式：F=
A
2. CMOS反相器 1) 结构
S T2 D D T1
输出特性
2.高电平输出特性 VOH f ( I OH ) 同样的I OH 下， VGS VOH 越少
3. CMOS与非门 结构: S
T3
+VDD
工作原理:
A B T1 T2 T3 T4 F
S
T1
A B
G G
S
T2
0 F 0 1 1
0 1 0 1

ON 3
R
ON
(2)输出的高低电平受输入端数目的影响 输入端越多，V 越高，V 也更高
OL OH
5.带缓冲极的CMOS门 解决方法
或非门 缓冲器 与非门
6.漏极开路的门电路（OD门）
实现输出电平变换、吸收大负载电流、线与
1.可将输出并联使用，实 现线与 或用作电平转换、驱动 器 (VDD 可以不等于 VDD ) 2.使用时允许外接 RL , VDD
&
1 1 1 0
S F=AB
T4
A B
F
4. CMOS或非门 结构:
A B +VDD
工作原理:
A B T1 T2 T3 T4 F
G S G
T4
S
T1
T2 F T3
0 0 1 1
A B
0 1 0 1
× × × × ×× ××
1
1 0 0 0
S F=AB
F
5.带缓冲极的CMOS门 1、与非门