当输入中至少有一个为低电平时，T1的两个发射结必然有一个 导通，T2和T4均截止，而此时T3和D3导通，输出高电平 。
u O U CC U BE 3 U D 3 3 . 6V
即输入输出之间实现了“与非”的逻辑关系。
TTL与非门电路的电平关系表
输入 输出
逻辑表达式 Y=A· B 与非门真值表
普通二极管反向 击穿后，将失去 单向导电性。
注 意：
（2）.三极管的开关特性
i C / A
+UCC RC
iC
饱 和 区 放 大 区
输出回路
输入回路
ui
RB
iB
uo
T
iB 0 A
截止区
uCE / V
（a） 电路
（b）特性曲线
+UCC 等效电路 +UCC 0V
B
C
3V ①饱和
RC
C E
uO
E
-UCC -5V
事件：输出高电平。
发生为“1” 不发生为“0” 满足，为“1” 不满足，为“0”
（3）或门逻辑功能：
有1出1，全0出0 （4）逻辑表达式：Y=A+B （6）逻辑符号：
条件：输入高电平。
（5）工作波形图： A 0
B
A
>
1
B
Y
Y
0 0
A B
3V
D1 D2
F
3V
3V
RA B≥1Fra bibliotekF逻辑符号
+U CC
A B D1 D2
T1
T2
D3 F T4
R3
输入级
中间级
输出级
2.工作原理
（1）输入级
两个发射结相当于 与门的两个输入的 二极管，完成“与” 的功能
A B D1 D2
R1
R2
R4 T3
+U CC
对输入变量实现“与”运算， 输入级相当于一个与门。 （2）中间级
T1
T2
D3 F T4
R3
实现放大和倒相功能。向后级提供 两个相位相反的信号，分别驱动T3、 T4管。 （3）输出级 减小电路的输出电阻，提高输出 带负载能力和抗干扰能力。T3和T4 管总处于一管导通而另一管截止的 工作状态。
OC门实现电平转换
2.三态与非门输出
R1 R2 R 4 +V CC T3 A B EN 1 1 T1 D4 R3 T2 D3 F T4
A B EN
&
F EN
（a）TTL 三态与非门电路
（b）TTL 三态与非门逻辑符号
当使能输入端EN＝1时，门电路相当于二输 入端的与非门； 当使能输入端EN=0时， 从输出端看进去，对地和电源都相当于开 路，呈现高阻抗（Z状态）。
电子技术 数字电路部分
第二章
逻辑门电路
第2章 逻辑门电路
2.1 逻辑约定与逻辑电平 2.2 基本逻辑门电路 2.3 TTL集成逻辑门电路 2.4 CMOS集成逻辑门电路
学习要点
• 逻辑门电路的构成 • TTL集成逻辑门电路功能及特点 • CMOS集成逻辑门电路功能及特点
• 逻辑电路使用过程中的注意问题
2.1 逻辑约定与逻辑电平
1 .逻辑约定
正逻辑：用高电平表示逻辑“1”，低电平表示逻辑“0” 负逻辑：用低电平表示逻辑“1”，高电平表示逻辑“0” 通常在没有特殊注明的情况下我们均采用正逻辑
2 .逻辑电平
在研究逻辑电路时，只有能确定高、低电平就可以确定 逻辑状态了，所以高、低电平可以不再是精确的某一个数值， 而是可在一定范围内取值的逻辑电平。
3V
RC RB
T
“C~E”间相当于开关闭合
ui
u C O
E
uO 0
+UCC
RC
0V ②截止
C E
“C~E”间相当于开关断开
uO
uO UCC
C B E
1.二极管与门
（1）电路 0V A
DA DB DC
（2）逻辑状态表 UA UB UY
+UCC 5V
A
B
Y
R
Y 0V
0V 3V B
0V 0V 0V 0V 3V 0V 3V 0V 0V 3V 3V 3V
输入低电平噪声容限UNL： 输入低电平时，保证TTL电路 仍可正常输出的最大允许正 向干扰电压。
0输出 U OL(max) 1
0 输入
UNL＝UIL（max）—UOL（max）
1
uO
uI
噪声容限越大，集成门 电路的抗干扰能力越强。
输入噪声容限示意图
（5）传输延迟时间tpd 。
电路在动态脉冲信号作用下，输 出脉冲相对于输入脉冲延迟了多长 时间。
50% tpHL 50%
50% tpLH 50%
UIH UIL UOH UOL
tPHL tPLH
--输出电压由高变低，输出脉冲的延迟时间； --输出电压由低变高，输出脉冲的延迟时间。
这两个延迟时间的平均值称为平均传输延迟时间tpd。 TTL门电路的平均传输延迟时间tpd一般在20nS左右。
（6）扇入扇出数。
（4）噪声容限。
保证电路正常输出的前提下，输入电平允许波动的最大 范围。
输入高电平噪声容限UNH： 输入高电平时，保证TTL电路仍可正常输出的最大 允许负向干扰电压。
显然，
uO 1输出
UOH(min) UNH UIH(min) UIL(max) UNL
uI
1 输入
UNH＝UOH（min）—UIH（min ）
或门逻辑真值表
A B D1 D2 R
F
A 0（0V） 0（0V） 1（3V） 1（3V）
B 0（0V） 1（3V） 0（0V） 1（3V）
F 0（0V） 1（3V） 1（3V） 1（3V）
逻辑表达式
F=A+B A
B
电路波形图
F
2.2.2 三极管非门电路
+12V
电路波形图
RC
A
UA=0V T截止状态
逻辑门电路 --由具体器件构成能够实现基本和常用逻 辑关系的电子线路，简称门电路 。 是实现逻辑功能的基本单元。 数字集成电路 ①一种是由三极管组成的双极型集成电路，例 如晶体管-晶体管逻辑电路（简称TTL）和射极耦合 逻辑电路（简称ECL电路）。 ②一种是由MOS管组成的单极型集成电路， 例如N-MOS逻辑电路和互补MOS（简称COMS） 逻辑电路。
RB
T
F A
1
F
A F
UA=3V T饱和状态
逻辑真值表
A 0（0V） 1（3V）
F 1（12V） 0（0.3V）
逻辑关系
F=A
数字电路逻辑符号中，若在输入 端加小圆圈，表示输入低电平信 号有效。若在输出端加小圆圈， 表示输出信号取反。
2.2.3 组合逻辑门电路
+12V
1.与非门
+5V D F T A B & F
iD / mA
当外加正向电压大于死区电压时，二极 管呈现很小的电阻处于导通状态，相当 于开关闭合，一般硅管的正向导通压降 UD约为0.6~0.7V，锗管约为0.2~0.3V。
(V T)
0.5 0.7 u / D
V
S
3V
D
伏安特性曲线
3V ①导通
R
R
相当于开关闭合
0V
S 0V ②截止
R 相当于开关断开
输入 A 0 B 0
UA/V
0.3 0.3 3 3
UB/V
0.3 3 0.3 3
UY/V
3.6 3.6 3.6 0.3
输出 Y 1
0
1 1
1
0 1
1
1 0
2.3.2 TTL集电极开路门和三态门电路
1. TTL集电极开路门电路（OC门）
+5V
“线与” --将两个以上门电路 的输出端直接并联以实 现“与”逻辑的功能。 如图，低阻通路产生很大电 流，可能烧坏器件，且无法 确定输出是高电平还是低电 平。
1
正 逻 辑
0
负 逻 辑
0
0
0
1
2.2 分立元件门电路
2.2.1 二极管门电路
iD / mA
门限电压： 硅材料为0.6-0.7V 锗材料为0.2-0.3V
（1）二极管的开关特性
阳极 阴极
0.5 0.7 u /V D
(VT )
（a） 电路符号
（b）特性曲线
二极管当作开关来使用正是利用了二极管的单向导电性。
A B EN
&
F EN
高阻态并无逻辑值，仅表示电路与其他电路无关联，所以三态电 路仍是二值逻辑电路。
由于该电路有高电平、 低电平和高阻态三种状态， 所以称之为三态门。
A B
&
F EN
EN
低电平有效三态与非门
高电平有效的三态 与非门电路真值表 EN 1 1 1 1 0 A 0 0 1 1 × B 0 1 0 1 × F 1 1 1 0 高阻
扇入数：
--门电路输入端的个数，用NI表示。 对于一个2输入的“或非”门，其扇入数NI＝2。
扇出数：
--门电路在正常工作时，所能 带同类门电路的最大数目，它表示 带负载能力。
I OH & “1” I IH & I IH
2.3.2 TTL门的电路特性与参数
1. TTL门的电压传输特性
电压传输特性是指输出电压 曲线，即
uO
随输入电压
uo/v
3.6 3.0 2.0 1.0
uO f (u I )
uI