补
，M 补 = M - N。 3.级联法 当计数器 M>N 时可采用级联法构成任意进制计数器。级联可分为串行进位和并行进位两种。
四 实验内容(表格)： 1.计数器 74LSl61 功能测试（计数、清零、置数、使能及进位） 根据预习中设计好的测试电路连接，按表 1 要求验证。CP 脉冲选用手动单次脉冲式 1Hz 正方波， 输出接电平显示或用数码管显示。
三 实验原理(电路)： 1.反馈清零法 在计数过程中，若将某中间状态 N1 反馈到清零输入端，计数器将立即回到 0000 状态，开始重新 计数。 若为异步清零功能计数器， 则实现的进制为 N = N1； 若为同步清零功能， 则实现的进制为 N = N1-1。 2.反馈置数法 反馈置数法有两种形式：利用预置数端 LD 或进位位输出端 CO 实现。 （1）利用预置数端 LD 构成：当计数器计到（N-1）时，通过反馈逻辑使 LD =0，则当第 N 个 CP 到来时，计数器输出端为 Q0Q1Q2Q3 = D0D1D2D3。 （2）利用进位位输出端 CO 构成：当反馈逻辑通过进位位输出端 CO 实现时，即 D3D2D1D0 预置为 M
成绩评定：
指导教师签字： 年
月
日
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。
n+1
功能 QD L d
n+1
QC L c
n+1
RCO L ＃ 异步清零 同步预置 保持 保持 同步计数
QC
n n
QD QD
n n
＃ L ＃
QC QB 加 1 计数
2.试用 74LS161 及基本逻辑门电路实现十进制计数器要求： (1)利用异步清零端 CR 实现。 (2)利用同步置数端 LD 实现，反馈逻辑由输出端 Q3Q2Q1Q0 构成，从 0000 开始计数。 (3)利用同步置数端 LD 实现，反馈逻辑由输出端 Q3Q2Q1Q0 构成，从 0101 开始计数。 (4)利用同步置数端 LD 实现，反馈逻辑由进位输出端 CO 构成。 3.利用 74LS161 及基本逻辑门构成六十进制计数器，要求： (1)计数前清零。 (2)用串行进位和并行进位两种方式设计。 五 实验思考题： (1)总结集成计数器 74LSl61 的使用体会。 (2)总结利用集成计数器实现 N 进制计数器的使用体会。
实
验
报
告
课程名称：
实验项目名称：任意进制计数器的设计
专业：
报告人：
学号：
Байду номын сангаас
班级：
实验时间：
天津城市建设学院
控制与机械工程学院
一 实验目的： 1.进一步熟悉集成十进制计数器的逻辑功能和各控制端的作用。 2.掌握用集成计数器实现任意模计数器的方法。 3.熟悉集成计数器的级联方法。 二 实验设备和器材： 1.数字电路实验台 2.74LS161； 74LS00； 74LS20。
表1 输入 CLR L H H H H LD × L H H H ENP × × L × H ENT × × × L H CLK × ↑ × × ↑ A × a × × × B × b × × × C × c × × × D × d × × × QA L a QAn QAn
n+1
输出 QB L b QBn n