设计任意进制计数器
一、实验目的
掌握中规模集成计数器的使用方法及功能测试方法。

二、实验内容及要求
采用（74LS192）复位法或预置数法设计一个三位十进制计数器。

要求各位同学设计的计数器的计数容量是自己学号的最后三位数字。

三、设计过程
用M进制集成计数器可以构成N（任意）进制的计数器。

通常用反馈清零法和反馈置数法。

当计数器的计数N＞M时，则要用多片M进制计数器构成。

其计数规律为：当低位计数器没有达到计数的最大值时，如74LS192的1001时，其高位芯片应处于保持状态，只有当低位芯片计数达到最大值时，给相邻的高位芯片计数器发一个信号，使其脱离保持状态，进入计数状态。

现以233为例为计数容量进行设计。

由于233为三位数，因此需用三块74LS192。

1、清零法：
CR（R D）＝（Q1Q0）百（Q1Q0）拾（Q1）个
初态：0000
终态：233－1＝232即：0010 0011 0010
状态转换图：（略）
2、置数法：由于74LS192是具有异步清零、置数功能的十进制计数器，因此保留哪233种状态，方法有多种。

下图是其中两种置数法。

犹以最后一种使用器件最少，接线最为简单。

方案一：
方案三：
LD＝（Q1Q0）百（Q1Q0 ）拾（Q2Q0）个（或LD＝CO）
初态：0000（或1000－332＝668）
终态：332－1＝331即：0011 0011 0001（或999）
四、实验用仪器、仪表
数字电路实验箱、万用表、74LS192、74LS00、74LS20、74LS08等
五、实验步骤
①清零法：
1．检查导线及器件好坏（即加上电源后，按74LS192的功能表进行检测）。

2．按上图连接电路。

LD、CP D分别接逻辑开关并置为高电平，百位（74LS192（3））、拾位、个位的Q3、Q2、Q1、Q0分别接发光二极管或数码管，计数脉冲接手动或1Hz 时钟脉冲。

检查无误后接通电源。

3．加入CP进行测试并检查结果是否正确，如有故障设法排除。

4．结果无误后记录数据后拆线并整理实验设备。

百位拾位个位
CP Q3Q2Q1Q0Q3Q2Q1Q0Q3Q2Q1Q0
1 0 0 0 0 0 0 0 0 0 0 0 0
2 0 0 0 0 0 0 0 0 0 0 0 1
3 0 0 0 0 0 0 0 0 0 0 1 0
4 0 0 0 0 0 0 0 0 0 0 1 1
5 0 0 0 0 0 0 0 0 0 1 0 0
331 0 0 1 1 0 0 1 1 0 0 0 0
334 0 0 0 0 0 0 0 0 0 0 0 0
实验证明，实验数据与设计值完全一致。

设计正确。

②置数法：
1.检查导线及器件好坏（即加上电源后，按74LS192的功能表进行检测）。

2.按上图连接电路。

CR、CP D分别接逻辑开关并置为高电平，百位（74LS192（3））、
拾位、个位的Q3、Q2、Q1、Q0分别接发光二极管或数码管，计数脉冲接手动或1Hz 时钟脉冲。

检查无误后接通电源。

3.加入CP测试并检查结果是否正确，如有故障设法排除。

4.结果无误后记录数据后拆线并整理实验设备。

实验证明，实验数据与设计值完全一致。

设计正确。

六、设计和实验过程的收获与体会。

1、设计过程的收获与体会：
①设计前要确定是用清零法还是置数法。

②要将状态表列出。

特别是置数法，要保留哪几种状态方法有多种。

③可用Electronics Workbench进行仿真。

以验证设计正确与否。

2、实验过程的收获与体会：
①CC40192的CR、LD、CP D端不能悬空；
②出现故障时，首先检查电源，然后检查CP，CR、LD、CP D端的电平状态。

如不相符，则可能存在断路现象。

如相同，可能存在设计错误，或者可能器件已损坏。

③实验逻辑电路图最好把集成块的引脚标上，以便接线和检查。