集成触发器
SD=RD=1，D=1，CP=0时，G3、 G4输出1，G6输出0，G5输出1。
SD=RD=1，D=1，CP=1时，G3 输出0，Q置1。
线1、2的作用 保证D=0时，在 CP上升沿瞬间使 触发器置0。线3、 4的作用保证D=1 时，在CP上升沿 瞬间使触发器置1。 这样的触发器具 有抗干扰能力、 工作稳定可靠。
集成触发器
2、工作原理和逻辑功能分析
1、CP=0时，B、B’、G3、G4同 时被CP封锁，P=P’=1,门A、A’
是打开的，基本RS触发器Q Q
通过A、A’的反馈互锁保持不 变。
2、CP=1时，门BB’被解除封锁， 基本RS触发器的状态可以通过B， B’继续保持状态不变，这时各门 输出函数式为
B Qn, B' Qn
集成触发器
例：用RS触发器构成无抖动开关
在机械开关扳动或按动过程中,一般都存在接触抖动,在几十毫秒的时间 里连续产生多个脉冲,如图(a)、(b)所示。这在数字系统中会造成电路的误动 作。为了克服电压抖动，可在电源和输出端之间接入一个基本RS触发器，在 开关动作时，使输出产生一次性的阶跃，如图（c）、（d）所示，这种无抖 动开头称为逻辑开关。若将开关S来回扳动一次，即可在输出端Q得到无抖动 的负的单拍脉冲。如图（c）输出端的波形。
示方法除使用真值表（特
性输表入端）全、为符1的号基本图R、S触时发序器图 （波形输入图状）态以保持外不，变还. 用特
1
1
性方法、状态转换图（或
转换表）来表示。
0
1
1
(1)真值表
集成触发器
同步 RS 触发器的真值表如表所示。其功能与基本 RS 触发器相 同，但只能在 CP=1 到来时状态才能翻转。
同步RS触发器的真值表
在输入信号作用下，触发器的两个稳 定状态可相互转换(称为状态的翻转)。 输入信号消失后，新状态可长期保持下 来，因此具有记忆功能，可存储二进制 信息。
一个触发器可存储 1 位二进制数码
集成触发器
4.1 基本 RS 触发器
一、电路结构：
由两个与非门构成, 两个 输出端,一个为Q,一个为 . 正常Q 情况下, 两个输出端 是逻辑互补的,即一个为0, 一个为1。两个输入输。
1、有两个稳定的状态
1
0
0
当Q=0时,G1输入端有0,则 G1输出端为1, G2输入端
全为1,则G2输出端为0
0
1
1
R S 1
当输入端全
为1时,输出 端不变
集成触发器
2、在低电平信号作用下,触发器可以从一个稳态转
换到另一个稳态
Q=1 R=0 S =1
1
10
置0端
G1输入有0,则G1输出端为
1, G2输入全为1,则Q=0.
输入
S
R
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
初态
Qn
0 1 0 1 0 1 0 1
次态 Q n1
0 1 0 0 1 1 不定 不定
功能说明 Q n1
保持
演示
置0
演示
置1
演示
不定
演示
(2)卡诺图与特性方程
集成触发器
（3）状态转换图
将 Q n1作为输出变量,把S、R 和 Qn 作为输入变量填入卡诺图，
经化简得特性方程
将触发器两个稳态0和1用两 个圆圈表示，用箭头表示由现态 到次态的转换方向，在箭头旁边 用文字符号及其相应信号表示实 现转换所必备的输入条件，这种 图称为状态转换图。
Qn1 S RQn
S

R

0（约束条件）
是指不允许将R和S 同时取为1，所以 称为约束条件。
3、同步RS触发器的空翻问题
按有无动作的统一时间节拍（时钟脉 冲）来分:有基本触发器（无时钟触发器） 和时钟触发器。
按电路的结构来分:有主从触发器、维 持阻塞触发器、边沿触发器和主从型边 沿触发器等。
按逻辑功能来分:有 RS 触发器、D 触 发器、JK 触发器、T 触发器、T’触发
器。
集成触发器
触发器的基本特性
有两个稳定状态(简称稳态):用来表 示逻辑 0 和 1。
A P Qn J Qn Qn J Qn
A' P 'Qn KQn Qn K Qn
设 SD RD无论1J,、QK如0何, Q改变1，输
出均不改变。
Qn1 A B J Qn Qn Qn Qn1 A' B ' KQn Qn Qn
概述
在数字电路系统中，经常采用触发器以及由 它们与各种门电路一起组成的时序逻辑电路。
时序逻辑电路的特点是：输出状态不仅取决 于当时的输入信号状态，而且还与原输出状态有关。
电路结构上存在反馈，使时序逻辑电路具有 记忆功能，即在输入信号作用撤消后，能保持在输 入信号作用时所具有的输出状态。
集成触发器
触发器的分类方法有三种：
Q由1变为0
0
1 1
集成触发器
2、在低电平信号作用下,触发器可以从一个稳态转 换到另一个稳态
0 1
Q由0变为1
1
0
G2输入有0,则Q=1,G1输
Q = 0 S 0 R= 1 置1端 入全为1,则G1输出端为0
3、失效的状态
1
集成触发器
正常情况下,两上输出端逻
辑互补,但此时为非正常状
1
态,不能使用该输入信号。
集成触发器
四.基本RS触发器的优缺点
优点 缺点
电路简单，是构成各种触发器的基础。 (1). 输出受输入信号直接控制，不能定时控制。 (2). 有约束条件。
集成触发器
4.2几种时钟触发器的逻辑功能
基本RS触发器属于异步式或称为无时钟触 发器，动作特点是当输入的置0或置1信号一出 现，输出状态就可能随之而发生变化。触发器 状态的转换没有一个统一的节拍. 在使用触发 器时,往往要求按一定的节拍动作。这种触发器 有两种输入端：一种是决定其输出状态的数据 信号输入端（如RS触发器的置0、置1端R和S）， 另一种是决定其动作时间的时钟脉冲（Clock Pulse），简称CP输入端。
主从触发器由互补的时钟脉冲分别控制两部分。
它具有边沿触发器的特性，故称为主从型边沿D触发器。
集成触发器
3、D触发器逻辑功能的表示
D触发器具有置0，置1的功能。
D 0 Qn1 0 D 1 Qn1 1 特性方程 Q n1 D
当CP上 升沿触
发
集成触发器
D触发器的真值表和状态转换图
集成触发器
第4章 集成触发器
概述
基本 RS 触发器
几种时钟触发器的逻辑功能 触发器的选择和使用
集成触发器
本章教学基本要求
本章教学基本要求：
掌握 RS 触发器、JK 触发器、D
触发器的逻辑功能 了解触发器的主要参数
熟悉 RS 触发器、JK 触发器、D 触
发器的电路结构、工作原理和触发 方式
集成触发器
0
0
集成触发器
特点：
一、当电路进入新的稳定状态后，即使撤销 了输入信号，触发器翻转后的状态也能够稳定的 保持。
二、 R端称为置0端：从1态换0态必须使
R=0 S =1
S 端称为置1端：从0态换1态，必须使
R = 1S = 0
集成触发器
三.逻辑功能的表示方法
(1) 真值表
与非门组成的基本RS触发器的真值表
集成触发器
例 已知维持阻塞边沿D触发器输入CP和D信号的波形（已 知 RD SD 1 ），如图所示，试画出输出端Q和 Q 的波形。
集成触发器
负边沿JK触发器
负边沿触发器输出状态是根据CP下降沿到达瞬间输入信号的状态来 决定的。而在CP变化前后，输入信号状态变化对触发器状态都不产生影
响。 1、电路结构
2、工作原理和逻辑功能分析
（1）异步复位和置位功能
两个输出端和SD、RD构成 或非门基本RS触发器。
无论CP处于何种状态
SD=1，RD=0
SD=0，RD=1
Q 1Q=0 Q=0 Q=1
只有RD=SD=0时，才能使CP、D产生逻辑功能。
集成触发器
（2）D和CP的触发作用
分析RD=SD=0时，D触发器的
工作情况。
CP=0 时，C=0，TG1、TG4 导通，TG2、TG3截止，主、从 触发器之间由TG3隔离，使信
号锁存于主触发器；从触发器
通过TG4闭环反馈自锁，保持 原来Q的状态。
RD=SD=0 时，
Qn1 Qn
集成触发器
CP=1时，C=1，TG1、 TG4截止，TG2、TG3 导通，输入通道被 封锁，主触发器通 过TG2保持CP上升沿 到来前的一瞬间所 接收的D信号，而从 触发器Q的状态根据 Z1的状态变化而变 化。
集成触发器
或非门组成的基本RS触发器的真值表
输入信号
S
R
0
0
0
1
1
0
1
1
输出状态
Q
Q
不变
0
1
1
0
不定
功能说明
保持
演示
置0
演示
置1
演示
失效
演示
集成触发器
与非门和或非门基本RS触发器组成的真值表
输入
SR SR
1100 1001 0110 0011
输出
QQ
不变
0
1
1
0
不定
功能说明
保持 置0 置1 失效