双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比 较大 CMOS集成电路
低的静态功耗、宽的电源电压范围、宽的输出电压幅 度（无阈值损失），具有高速度、高密度潜力；可与 TTL电路兼容。电流驱动能力低
精品课件
半导体制造环境要求
• 主要污染源：微尘颗粒、中金属离子、有 机物残留物和钠离子等轻金属例子。
精品课件
半导体制造工艺分类
• 一 双极型IC的基本制造工艺： • A 在元器件间要做电隔离区（PN结隔
离、全介质隔离及PN结介质混合隔离） ECL（不掺金） （非饱和型） 、
TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离
I2L（饱和型）
精品课件
半导体制造工艺分类
• 二 MOSIC的基本制造工艺： 根据栅工艺分类
• A 铝栅工艺 • B 硅 栅工艺 • 其他分类 1 、（根据沟道） PMOS、NMOS、CMOS 2 、（根据负载元件）E/R、E/E、E/D
精品课件
半导体制造工艺分类
• 三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱 N阱 B 以双极型工艺为基础
精品课件
双极型集成电路和MOS集成电路 优缺点
• 6。光III---N管场区光刻，刻出N管场区 注入孔； N管场区注入。
P-
N-Si
精品课件
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 7。光Ⅳ---p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。
B+
P-
N-Si
精品课件
CMOS集成电路工艺 --以P阱硅栅CMOS为例
P
P+
P
PNP
精品课件
纵向晶体管刨面图
CBE P
N
N+ C
B
E p+
N P
NPN
PNP
精品课件
NPN晶体管刨面图
SiO2
B
N+ E
AL C
P
P+
P+
N-epi
N+-BL
P-SUB
精品课件
1.衬底选择
P型Si
ρ 10Ω.cm 111晶向,偏
离2O~5O
晶圆（晶片） 晶圆（晶片）的生产由砂即（二氧化硅）开始， 经由电弧炉的提炼还原成 冶炼级的硅，再经 由盐酸氯化，产生三氯化硅，经蒸馏纯化后， 透过慢速分 解过程，制成棒状或粒状的「多 晶硅」。一般晶圆制造厂，将多晶硅融解 后， 再利用硅晶种慢慢拉出单晶硅晶棒。一支85公 分长，重76.6公斤的 8寸 硅晶棒，约需 2天 半时间长成。经研磨、抛光、切片后，即成半 导体之原料 晶圆片
• 1。光刻I---阱区光刻，刻出阱区注入孔
SiO2
N-Si
N-Si
精品课件
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 2。阱区注入及推进，形成阱区
P-
N-Si
精品课件
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 3。去除SiO2，长薄氧，长Si3N4 Si3N4
P-
N-Si
精品课件
1:1:1.5
HCl:H2O2:H2O
=1:1:5
溶液槽
除去表面颗粒
除去重金属粒 子
DI清洗
去离子水
溶液槽
除去清洗溶剂
精品课件
光学显影
光学显影是在感光胶上经过曝光和显影的程序， 把光罩上的图形转换到感光胶下面的薄膜层 或硅晶上。光学显影主要包含了感光胶涂布、 烘烤、光罩对准、 曝光和显影等程序。
关键技术参数:最小可分辨图形尺寸Lmin(nm) 聚焦深度DOF
精品课件
典型的PN结隔离的掺金TTL电路工艺流程
衬底制备 一次氧化 隐埋层光刻 隐埋层扩散
外延淀积
基区光刻
再氧化
隔离扩散
隔离光刻
基区扩散 再分布及氧化 发射区光刻 背面掺金
热氧化 发射区扩散
铝合金
反刻铝
铝淀积
接触孔光刻 再分布及氧化
淀积钝化层 压焊块光刻
中测
精品课件
横向晶体管刨面图
B
C E
P+
P N
精品课件
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求： 1。 杂质固浓度大
SiO2
2。高温时在Si中的扩散系数小，
以减小上推
N+-BL
3。 与衬底晶格匹配好，以减小应力
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
• 後段（Back End） 构装（Packaging）、 测试制程（Initial Test and Final Test）
精品课件
一、晶圆处理制程
• 晶圆处理制程之主要工作为在矽晶圆上制作电路与
电子元件（如电晶体、电容体、逻辑闸等），为上
述各制程中所需技术最复杂且资金投入最多的过程 ，
以微处理器（Microprocessor）为例，其所需处理
P-SUB
R P+
精品课件
集成电路中电阻3
基区沟道电阻
SiO2 P+
R
N+
P N-epi
N+-BL
P-SUB
精品课件
R P+
集成电路中电阻4
外延层电阻
SiO2
R
N+
R
P+
P
P+
N-epi
P-SUB
精品课件
集成电路中电阻5
多晶硅
SiO2
MOS中多晶硅电阻
氧化层
Si
其它：MOS管电阻
精品课件
集成电路中电容1
As 光刻胶
P-
N-Si
精品课件
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 11。长PSG（磷硅玻璃）。
N+ N+ P-
P+
N-Si
精品课件
PSG P+
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 12。光刻Ⅷ---引线孔光刻。
N+ N+ P-
P+
N-Si
精品课件
PSG P+
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 8。光Ⅴ---多晶硅光刻，形成多晶硅栅 及多晶硅电阻
多晶硅
P-
N-Si
精品课件
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 9。光ⅤI---P+区光刻，P+区注入。形成 PMOS管的源、漏区及P+保护环。
B+
P-
N-Si
精品课件
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 10。光Ⅶ---N管场区光刻，N管场区注入， 形成NMOS的源、漏区及N+保护环。
子植入等反覆步骤，以完成晶圆上电路的加工与制
作。
精品课件
二、晶圆针测制程
• 经过Wafer Fab之制程後，晶圆上即形成 一格格的小格 ，我们称之为晶方或是晶 粒（Die），在一般情形下，同一片晶圆 上皆制作相同的晶片，但是也有可能在同 一片晶圆 上制作不同规格的产品；这些 晶圆必须通过晶片允收测试，晶粒将会一 一经过针测（Probe）仪器以测试其电气 特性， 而不合格的的晶粒将会被标上记 号（Ink Dot），此程序即 称之为晶圆针 测制程（Wafer Probe）。然後晶圆将依 晶粒 为单位分割成一粒粒独立的晶粒
乾蝕刻（dry etching）:乾蝕刻則是利用一种電漿蝕 刻（plasma etching）。電漿蝕刻中蝕刻的作用， 可能是電漿中离子撞擊晶片表面所產生的物理作用， 或者是電漿中活性自由基（Radical）与晶片表面 原子間的化學反應，甚至也可能是以上兩者的复合 作用。
步骤可达数百道，而其所需加工机台先进且昂贵，
动辄数千万一台，其所需制造环境为为一温度、湿
度与 含尘（Particle）均需控制的无尘室（Clean-
Room），虽然详细的处理程序是随著产品种类与所
使用的技术有关；不过其基本处理步骤通常是晶圆
先经过适 当的清洗（Cleaning）之後，接著进行氧
化（Oxidation）及沈积，最後进行微影、蚀刻及离
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
精品课件
第四次光刻—N+发射区扩散孔
• 集电极和N型电阻的接触孔,以及外延层的反偏孔。 • Al—N-Si 欧姆接触：ND≥1019cm-3，
P P+
N+-BL
N+
P+ NP-epi
P+
N+-BL
• 超净间：洁净等级主要由 微尘颗粒数/m3
I级 10 级 100级 1000级
0.1um 35 350 NA NA
0.2um 0.3um 0.5
7.5
3
75
30
750
300
NA
NA
10
精品课件
半 导体元件制造过程
前段（Front End）制程---前工序
晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）
曝光方式:紫外线、X射线、电子束、极紫外
精品课件
蝕刻技術（Etching Technology）
蝕刻技術（Etching Technology）是將材料使用化學 反應物理撞擊作用而移除的技術。可以分為: