数电逻辑门电路实验报告篇一：组合逻辑电路实验报告课程名称：数字电子技术基础实验指导老师：樊伟敏实验名称：组合逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）五、实验数据记录和处理七、讨论、心得一．实验目的1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。

2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。

3.掌握组合集成电路元件的功能检查方法。

4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。

二、主要仪器设备74LS00（与非门） 74LS55（与或非门） 74LS11（与门）导线电源数电综合实验箱三、实验内容和原理及结果四、操作方法和实验步骤六、实验结果与分析（必填）实验报告(一)一位全加器1.1 实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全加和与向高位的进位。

1.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路，并进行功能测试。

1.3 设计过程：首先列出真值表，画卡诺图，然后写出全加器的逻辑函数，函数如下： Si = Ai ?Bi?Ci-1 ；Ci = Ai Bi +(Ai?Bi)C i-1异或门可通过Ai ?Bi?AB?AB,即一个与非门；（74LS00），一个与或非门（74LS55）来实现。

Ci = Ai Bi +(Ai?Bi)C再取非，即一个非门（i-1?Ai Bi +(Ai?Bi)Ci-1，通过一个与或非门Ai Bi +(Ai?Bi)Ci-1，用与非门）实现。

1.4 仿真与实验电路图：仿真与实验电路图如图 1 所示。

图11实验名称：组合逻辑实验姓名：学号：1.5 实验数据记录以及实验结果全加器实验测试结果满足全加器的功能，真值表：(二)奇偶位判断器2.1 实验原理：数码奇偶位判断电路是用来判别一组代码中含 1 的位数是奇数还是偶数的一种组合电路。

2.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计四位数奇偶位判断电路，并进行功能测试。

2.3 设计过程：首先列出真值表，画卡诺图，然后写出电路的逻辑函数，即 Z=A ⊕B⊕C⊕D，当代码中含1的位数为奇时，输出为1，二极管发光。

然后根据所提供的元件（两个 74LS00与非门、三个 74LS55与或非门），对该逻辑函数进行转化，使得能在现有元件的基础上实现该逻辑函数。

Z=((A⊕B)⊕(C⊕D)),可用设计三个异或门来实现，即两个 74LS00与非门（实际用到了6个独立的与非门）、三个 74LS55与或非门来实现。

2.4 仿真与实验电路图：仿真与实验电路图如图 2 所示。

2图2实验名称：组合逻辑实验姓名：学号：数据选择器(三)3.1实验原理：设计一个2选1数据选择器。

2个数据输入端和1个输出端Y和1个选择输入端A。

设A取值分别0、1时，分别选择数据D1、D0输出。

3.2 实验内容：用 74LS00与非门设计数据选择器，并进行功能测试。

3.3 设计过程：输出的逻辑表达式为Y?AD0?AD1?AD0?AD1，使用4个与非门即一块74LS00芯片即可。

3.4 仿真与实验电路图：仿真与实验电路图如图3所示。

3.5图33实验名称：组合逻辑实验姓名：学号：(四)密码锁4.1 实验原理：设计一个密码锁。

密码锁上有三个按钮A、B、C。

要求当三个按钮同时按下，或 A、B 两个同时按下且C不按下，或A、B 中任一个单独按下且C不按下时，锁就能打开（L＝1）；而当按键不符合上述组合状态时，将使报警灯亮（E＝1）。

输出逻辑表达式L?AB?BC?AC?ABBCAC，E=!L使用四片与非门和一个与门来实现。

4.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计代码转换电路电路，并进行功能测试。

4.3 仿真与实验电路图：仿真与实验电路图如(转自：小草范文网:数电逻辑门电路实验报告)图4 所示。

图44.5第七题：四舍五入电路，用于判别8421码表示的十进制数是否大于等于5。

设输入变量为ABCD，输出函数为L，当ABCD表示的十进制数大于等于5时，输出L 为1，否则L为0。

输出逻辑表达式为L?AB?ACD，实验原理图4实验名称：组合逻辑实验姓名：学号：第四题：设计一个报警电路。

某一机械装置有四个传感器A、B、C、D，如果传感器A的输出为1，且B、C、D三个中至少有两个输出也为1，整个装置处于正常工作状态，否则装置工作异常，报警灯L亮，即输出L＝1 输出逻辑表达式为L?ABD?ABC?ACD?ABD?ABC?ACD，即使用二片与或非门来实现。

原理图：第六题: 设计一个判别电路:有两组代码A2A1A0和B2B1B0，判别两码组是否相等。

如果相等则输出1信号；否则，输出0信号。

A2与B2进行同或比较，同样对A1、B1和A0、B0进行同或，最后把结果求余。

Y=(A2?B2)(A1?B1)(A0?B0),其中?表示同或第十题：设计一个组合逻辑电路，要求有三个输入A2A1A0,二个输出Y1Y0表示一个二进制数，其值等于输入“1”的数目。

例如A2A1A0=110时，Y1Y0=10。

Y1=A0A1+A1A2+A2A0?A0A1?A1A2?A2A0;5，实验原理图：篇二：数字电子电路数电实验报告组合逻辑电路设计组合逻辑电路设计一、实验目的1、掌握用基本门电路实现组合电路的设计方法。

2、掌握实现组合电路的连接及调试方法。

通过功能验证锻炼解决实际问题的能力。

二、实验内容（一）概论设计电路的一般过程：实际逻辑问题→抽象逻辑问题→列真值表→画卡诺图→图形化简→简化表达式→画出逻辑图设计中应该注意的问题：卡诺图或公式化简是实现组合电路设计的关键步骤。

为使电路简单，使用器件最少，往往要对不同的化简方法进行比较，得到一个合理的电路。

对于多输出实现组合电路，为了使得总的逻辑电路最简，在各个输出函数化简时不能孤立地考虑各个输出函数如何化简，而应注意尽可能找出多个输出函数的同类项，使总体设计最简。

（二）实践实验题目装……订……线实验要求：从实验内容所列的题目中选择一个题目进行设计，设计方法和方案不限。

要求首先进行计算机仿真，实现题目功能。

然后在数字实验系统中完成实际操作。

自行设计测试表格，完成实际电路的测试。

（三）实验设计（1）设计一个四人表决电路要求：四人表决（用电平开关表决，当开关为高电平时表示同意，当开关为低电平时表示反对）时，当多数人通过时（三个以上开关为高电平）用发光二极管显示有效，否则发光二极管显示无效。

试用基本逻辑门设计该电路。

具体电路形式不限。

并在实验台上进行调试及验证。

（2）器材：数字试验系统一台，TTL型集成电路与门74LS11，或门74LS32各一块。

（3）电路设计过程根据设计任务要求建立输入、输出变量，并列出真值表：A、B、C、D为表决输入信号，Q为输出显示信号。

第1页／共2页三、实验步骤 1、选好芯片，并连线布线图2、测试结果真值表装……订……线四、实验总结根据真值表写出逻辑表达式??=+ ??????’??+’+??’+? =??????+??????+??????+??????′用逻辑表达式化简法简化逻辑表达式??=+++=???? ??+?? +???? ??+?? =′??′+??′??′本次实验总体效果较为满意，通过做表决器实验，了解到了芯片的用途，与书本相结合。

各个方面都达到了预期的效果和目标。

本次实验收获较大。

第2页／共2页篇三：关于数字逻辑门电路平均延迟时间的实验测量关于数字逻辑门电路平均传输延迟时间的实验测量胥学金（西南科技大学电工电子中心中国绵阳 621010）摘要本文在数字电子技术基础普通实验技术条件下，给出了几种门电路平均延迟时间实验测量方法，以便于大家实验时选用。

关键词逻辑门电路平均传输延迟时间实验测量方法1．引言在数字技术中，关于逻辑门电路参数的测试，对掌握电气特性和应用非常重要。

特别是门电路平均传输延迟时间的测量。

现就门电路平均延迟时间（tpd）的定义和有关实验测试方法总结如下，以供实验者在做实验时选用和参考。

2． tpd的定义现以二输入与非门为例，说明门电路平均延迟时间tpd 的定义。

TTL与非门传输延迟时间tpd ，当与非门输入一个脉冲波形时，其输出波形有一定的延迟，如图1所示。

定义了以下两个延迟时间：导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。

截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。

ViVo图1 TTL与非门的传输时间PHLtPLH由于导通延迟时间与截止延迟时间一般不等，所以与非门的传输延迟时间tpd是tPHL和tPLH的平均值。

即定义为：tpdtPLH?tPHL?2。

（1）一般TTL与非门传输延迟时间tpd的值约为几纳秒～十几个纳秒。

3．定义法[1]对 tpd的实验测量在实验测量时，选用CD4069（六反相器）、TTL74LS00（4-2输入与非门），或74HC08（4-2输入与门）等芯片，在含有上述芯片的面包板或实验板上，给芯片加载5伏直流电源，用EE1641B函数发生器的TTL 输出端，输出4伏/200KHZ方波，作为门电路的输入信号，然后用VP-5220D 型双踪示波器，双通道校准后，同时测试芯片上某个门电路的输入/输出端信号波形。

实验原理电路如图2所示。

图2 定义法测tpd实验原理图注意，示波器灵敏度打到1V/DIV，扫描时间用uS/DIV 并用X10扩展与之配合；示波器信号可选用DC耦合。

测试过程中，让输入/输出信号波形的上、下幅度，分别关于X标尺对称，并重合，显示边缘清晰，然后在X标尺上读出前、后延迟时间，代入（1）式计算tpd，并填于表1.中，比较异同。

从表1中可看出:（1）实验测试tpd参数与手册tpd参数有误差，这里忽略示波器固有延迟时间，但测试数据与手册数据变化趋势一致，说明测试方法正确、结果可信。

（2）测试结果表明，不同门电路芯片tpd不同，CMOS比TTL大。

4. 振荡法[2]的实验测量用74LS00上3/4个门（或3个以上的奇数个门）接成3级环型振荡器，如图3 所示。

图3振荡法测tpd实验原理图上电后，用VP-5220D型双踪示波器，单通道校准后，扫描时间用uS/DIV并用X10扩展，对地测试某个门输出端信号波形，该波形为自激振荡正弦波，靠扰动起振。

读出正弦波周期T，然后用下式（2）计算tpd，为5.3ns量级(级联法为13ns)。

计算公式:tpd = T/2n (2)其中，T 为周期,n=3（环型振荡器上门的个数）。

5 级联法[3]的实验测量用CD4069上的5/6个门（也可以用6个，主要是增加延迟时间以利于测量）串联起来，接成如下级联实验电路，如图4示。