4.存储器控制电路
动态MOS存储器的刷新需要有硬件电路的支持，包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。这些控制线路可以集中在一个半导体芯片上，形成DRAM控制器。它是CPU和DRAM片子之间的接口电路，即将CPU的信号变换成适合DRAN片子的信号，借助DRAM控制器，可把DRAM看作像SRAM一样使用，为系统设计带来很大方便。
3.DRAM的刷新
动态MOS存储器采用“读出”方式进行刷新。因为在读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。通常，在再生过程中只改变行选择线地址，每次再生一行。依次对存储器的每一行进行读出，就可完成对整个DRAM的刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。一般2ms，4ms或8ms。
采用这种方式的整个存储器的平均读/写周期，与单个存储器片的读/写工作所需的周期相差不多，所以这种刷新方式较适用于高速存储器。
分散式刷新方式的时间分配把一个存储系统周期tC分为两半，周期前半段时间tM用来读/写操作或维持信息，周期后半段时间tR作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。假如存储器片的读/写周期为0.5μs，则存储器系统周期为1μs。由此可见，整个系统的速度降低了。在这种情况下，只需128μs就可将全部存储单元刷新一遍，这比允许的间隔2ms要短得多。当然，在分散式下，不存在有停止读/写操作的死时间。
2.单管动态存储元
为了进一步缩小存储器的体积，提高它们的集成度，人们又设计了单管动态存储元电路。
单管动态存储元电路如图3-7(b)所示，它由一个管子T1和一个电容C构成。写入时，字选择线为“1”，T1管导通，写入信息由位线(数据线)存入电容C中；读出时，字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。
DRAM控制器的逻辑结构由如下部分组成：(1)地址多路开关:由于要向DRAM片子分时送出行地址和列地址，所以必须具有多路开关，把来自CPU的地址转换行地址和列地址分两次送出。(2)刷新定时期：目前使用最多的1M位DRAM片子，要求8ms内刷新512次，即提供512个刷新地址。定时电路用来提供刷新请求。(3)地址计数器：只用RAS信号的刷新操作，需要提供刷新地址计数器。对于1M位的DRAM片子，需要512个地址，故要求刷新地址计数器9位。但是目前256M位以上的DRAM片子多数在内部具有刷新地址计数器，可采用CAS和RAS之前的刷新方式。此时DRAM控制器中的刷新地址计数器就无必要。(4)仲裁电路：来自CPU的访问存储器的请求和来自刷新定时器的刷新请求同时产生，要由仲裁电路对二者的优先进行裁定。(5)定时发生器：提供行地址选通信号RAS和写信号WE，以满足存储器进行访问和对DRAM片子进行刷新的要求。
教学手段
多媒体教学
教学内容：
第3章存储系统（三）
3.2半导体读写存储器
3.2.2动态MOS存储器
1.四管动态存储元
在六管静态存储元电路中，信息暂存于T1，T2管的栅极，这是因为管子总是存在着一定的电容。负载管T3，T4是为了给这些存储电荷补充电荷用的。由于MOS的栅极电阻很高，故泄漏电流很小，在一定的时间内这些信息电荷可以维持住。为了减少管子以提高集成度，把负载管T3，T4去掉，这样就变成了四管的动态存储电路，如图3-7(a)所示。
标准的刷新操作通常有两种：
(1)只有RAS信号的刷新：在这种刷新操作中，基本上只用RAS信号来控制刷新，CAS信号不动作。即为只用RAS的刷新操作。这种方法消耗的电流小，但是需要外部刷新地址计数器。
(2)CAS和RAS之前的刷新：在这种新操作中利用CAS信号比RAS信号提前动作来实现刷新。这是因为在DRAM器件内部具有刷新地址计数器，每一个刷新周期自动将这个地址计数器加1。故不需要外加的刷新地址计数器。目前256K位以上的DRAM片子通常都具有这种刷新功能。
异步式刷新方式是前两种方式的结合，即2ms内分散地把128行刷新一遍。
例3.2.1:对于1M×1位的DRAM片子，刷新周期定为8ms。如果选择一个地址进行刷新，刷新地址为A0—A8 (忽略行地址最高位A9)，因此这一行上的2048个存储元同时进行刷新，即在8ms内进行512个周期的刷新。按照这个周期数，512×2048 = 1048567，即对1M位的存储元全部进行刷新。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，或按8ms÷512=15.6μs刷新一次的异步刷新方式。
再生操作：由于存储的信息电荷终究是有泄漏的，电荷数又不能像六管电路那样由电源经负载管来不断补充，时间一长，就会丢失信息。为此，必须设法同外界按一定规律不断给栅极进行充电，按需要补足栅极的信息电荷，这就是所谓“再生”或“刷新”。
四管存储元的刷新过程并不复杂，在字选择线上加一个脉冲就能自动刷新正确的存储信息。设原存信息为“1”，T2管导通，T1管截止。若经过一段时间，T2管栅极上漏失了一部分信息电荷，使A端的电压稍小于存“1”时的满值电压。当字选择线上加脉冲使T5，T6管开启后，A端与位线D相接，就被充电到满值电压，从而刷新了原存的“1”信息。显然，只要定时给全部存储元电路执行一遍读操作，而信息不向外输出，那么就可实现信息再生或刷新。
为了节省面积，这种单管存储元电路的电容C不可能做得很大，一般都比数据线上的分布电容CD小。因此每次读出后，存储内容就被破坏。为此，必须采取恢复措施，以便再生原存的信息。
比较四管和单管存储元电路，它们各有优缺点。四管电路的缺点是管子多，占用的芯片面积大，它的优点是外围电路比较简单，读出过程就是刷新过程，故在刷新时不需要另加外部逻辑。单管电路的元件数量少，集成度高，但因读“1”和“0”时，数据线上的电平差别很小，需要有高鉴别能力的读出放大器配合工作，外围电路比较复杂。
四川警安职业学院标讲）
任课教师
陈平
授课时间
地点
多媒体
授课班级
人数
教学目标
1.掌握动态MOS存储器的构成及工作原理
2.了解双极型存储器的构成
教学重点
1.四管动态存储元构成及工作原理
2.单管动态存储元构成及工作原理
教学难点
刷新机制
教学时数
2节
教学方法
讲授法、演示法、实践操作法
常用的刷新方式有三种，一种是集中式，另一种是分散式，第三种是异步式。
集中式刷新方式在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期(在维持周期内，不进行读写，存储单元保持原有存储内容)，等到需要进行刷新操作时，便暂停读/写周期或维持周期，而逐步进行刷新。例如对128×128矩阵存储器进行刷新操作时，刷新的时间相当于128个读周期。在这种情况下，假如读/写周期为0.5μs，刷新周期为2ms，那么总共有4000个周期，其中3872个周期(共1936μs)用来读/写或维持信息；当第3871个周期结束，便开始进行64μs的刷新操作。由于在这64μs时间内不能进行读写操作，故称其为死时间。
图3-7动态MOS存储元电路Flash演示
读出操作：当读出时，先给出预充信号，使T9，T10管导通，于是电源就向位线D和D上的电容充电，使它们达到电源电压。当字选择线使T5，T6管导通时，存储的信息通过A，B端位线输出。若原存信息为“1”，则电容C2上存有电荷，T2管导通，而T1管截止，因此D上的预充电荷经T2管泄漏，故在D=“0”，而D仍为“1”，信号通过I/O和I/O线输出。与此同时，D上的电荷可以通过A点向C2补充。故读出过程也是刷新的过程。
T5，T6仍为控制管，由字选择线(X线)控制。当选择线为高电平时，T5，T6导通，则存储电路的A，B点与位线D，D分别相连，再通过T7，T8管与外部数据线I/O与I/O相通。同时在一列的位线上接有两个公共的预充管T9，T10。
写入操作：当写入时，I/O与I/O仍加相反的电平(例如写入“1”时I/O=“1”，I/O =“0”)，字选择线的高电平打开T5，T6管，因而所存的信息送至A，B端，将信息存储在T1，T2管的栅极电容上。当T5，T6截止时，靠T1，T2管栅极电容的存储作用，在一定时间内(2ms)可以保留所写入信息。
3.2.3双极型存储器
由双极型存储元件构成的存储器，成为双极型存储器。双极型存储器的存储元也是一个触发器，它存储一位二进制代码。如果一个存储单元为n位，则由n个存储元组成一个存储单元。双极型存储器和MOS存储器相类似，也是由存储元构成存储体，在加外围电路组成。
作业
1.DRAM的刷新方式有哪几种？
教学反馈