同步系统 钟控触发器
不定 t
禁用
17
功能表
输入 SR 00
初态
Qn
0
次态
Qn1
0
说明 保持
00 1
1
01 0
0
置0
01 1 10 0
0
1
置1
10 1
1
11
0
11
1
× 禁用
×
18
SD 直接置位端、异步置位端
Q
RD 直接复位端、异步复位端 B ＆
Q
Q
0
1
＆
＆
1 RD
SD 1
总可使结触发只器要置保1持（RQD 11、，Q在S0D端）加。入负触发脉冲，即
9
触发器置0 假设触发器原为1状态（ Q 1、Q 0)
在 RD端加入负脉冲（触发脉冲） 触发器被置0(清0或复位)
Q
1← 0
＆
Q
1→0
＆
RD 0
1 SD 1 记忆线
若触触发发器器 保原 持为0状0状 态态 不,变在。RD端加入负脉冲（触发脉冲）,
输入信号S= R = 1
使与非门C、D输出均为0，此时 Q Q 1。时钟脉
冲CP作用后，触发器状态不定。
禁用Leabharlann 16波形图CP 1 2 3
0 R
0 S
0 Q
0 Q
0
to t1
4 t t
t 不定 t
时钟脉冲的作用 触发器状态最终地仍由 输入信号R、S决定, 但 是触发器状态的翻转时 间则由时钟脉冲CP决定。
按照触发器的逻辑功能分类
RS触发器 D触发器 JK触发器 T和T′触发器
按照触发方式分类
电平触发
边沿触发 主从触发
注意逻辑功能和触发方式 这是本章的重点内容，也
是我们应该认真学习和掌握的重点内容。
4
一.基本RS触发器 (一)电路组成及两个稳定状态
组成其他各种电路结构形式及各种功能触发器的基本 组成部分
Q = 0加入与非门B输入端,使其 输出保持Q = 1, 该Q = 1再反馈 回与非门A的输入端,使其输入 信号全1,维持输出Q = 0。
1 RD
SD 1
Q和Q互补
二者相反相成、互为因果，触发器保持原状态不变。
6
同理,可分析触发器 0状态 Q = 0、Q=1 亦为稳定状态,保持不变。
Q
1
＆
1 RD
初态 Qn
次态 Qn1
输 入 初态 次态
说明
RD SD
Qn
00 0
00 1
Qn1
× ×
触发器状态不定, 禁用
01 0
0
触发器置0
01 1
0
10 0
1
触发器置1
10 1
1
11 0 11 1
0 触发器保持原状
1
态不变 Q n1 Q n
12
例题1-11 基本RS触发器RD和SD端的输入波形如图示, 触发器初始状态为0 ( Q 0 、Q 1 )。对应画出Q和Q端 的波形。
第十一章 时序逻辑电路
组合逻辑电路 数字电子电路
时序逻辑电路
时序逻辑电路 任意时刻的输出信号不仅取决于当时 的输入信号,而且还与电路原来的状态有关,或者说与以 前的输入信号有关。
门电路组成 加入反馈
本章主要内容
触发器的基本概念 JK触发器和D触发器逻辑功能 。寄存器和移位寄存器、计数器的功能及工作原理
Q
0
＆
SD 1
因此触发器可以用来寄存和表示二进制数码0和1
（二）触发器的置1与置0
假设触发器原为0状态
Q
1
Q
0→1
在触发SD器端将加被入置负1脉(置冲位（) 触发脉冲） A ＆ 1
＆B
注意触发器的记忆功能
RD
SD
7
触发器置1 假设触发器原为0状态
在 SD 端加入负脉冲（触发脉冲）触发器将被置1(置位)
电路组成和图形符号
两个与非门（或两个或非门）首尾相接、交叉耦合组
成。
Q
Q
Q
Q
A＆
＆B
RD
SD
SD 置位端、置1端
RD SD RD 复位端、置0端 5
两个稳定状态
SD 置位端、置1端 RD 复位端、置0端
未加输入信号 SD = RD = 1
首先假设触发器为 1状态 Q=1、Q = 0
Q
0 A＆
Q
1 ＆B
解：
SD
0
t
t1
t3 t4 t5
RD
0
t2
Q
t t6
0
t
Q
0
t
禁用
13
二.同步RS触发器
同一数字系统中多个触发器状态改变的时刻受另一辅 助信号----时钟脉冲CP的控制,并与CP同步,以保证各触 发器能按照一定的节拍，协调一致的工作。
时钟脉冲CP是等间隔、脉冲宽
度较窄的正脉冲系列。
Q
同步RS触发器的组成
注意掌握集成电路的逻辑功能和使用方法
1
11-1 基本RS触发器和同步RS触发器
触发器
两个输出端Q和Q
Q
Q
一个或两个输入端
辅助控制信号
一个辅助控制信号输入端
特点
(1)触发器有两个稳定状态
输入1 输入2
“1”状态 Q = 1、Q = 0“0”状态 Q = 0、Q = 双1 稳态触发器
Q和Q互补
分别表示逻辑0和1 或二进制数码0和1
总可使结触发只器要置保0持（SQD
1 ，在
0、Q
RD端加入负触发脉冲，即
1 ）。
10
注意: SD和 RD同时加入负脉冲的情况不允许出现
因为 SD RD 0 ，迫使 Q Q 1。破坏了两个输
出端状态相反的正常逻辑状态。而且，负脉冲消失后 触发器的状态不定。
Q
1
A＆
Q
1
＆B
RD
SD
11
功能表
Q
0← 1
A＆
11 RD
Q
0 →1
＆B
0
记忆线
SD
记忆功能 此后,在 SD 端加入的负脉冲消失,依靠记忆
线的作用,触发器仍将保持1状态不变。表明，触发器
的新状态“记忆”了实现这个稳态的输入信号（在SD
端加入的负脉冲）。 8
触发器置1
若触发器原为1状态,在 SD端加入负脉冲（触发脉冲）, 触发器保持1状态不变。
在RS触发器的基础上增加了
B＆
C、D两个与非门
D＆
置1端S 置0端R 正脉冲触发
Q ＆A ＆C
时钟脉冲CP的作用
S CP R
决定触发器状态改变的时间
14
(一)逻辑功能 未加入时钟脉冲 CP = 0 与非门C、D输出均为1，触发 器保持原状态不变
加入时钟脉冲 CP = 1
Q
Q
B＆
1 D＆
0 S
＆A
0 ＆C 1
2
(2)触发器具有“记忆 ”功
外能加输入信号可以使触发器转换为某一确定的稳定状态, 然后该输入信号终止,稳定状态仍将维持下去,直至下一
个外加信号输入为止。表明触发器“记”住了刚才的外 加输入信号。
触发器的分类 按照电路的结构形式分类
基本RS触发器
同步（时钟）触发器
同步RS触发器 主从触发器
维持—阻塞触发器 3
1 CP R
输入信号S=R= 0，与非门C、
D输出均为1，触发器保持原状态不变 Qn1= Qn 。
输入信号R=1、S= 0，与非门C输出为0， D输出为1，
触发器置0，即 Q n1 0 、Q n1 1 。
15
Q
Q
B＆ 0
D＆
1 S
＆A
1 ＆C 1
0 CP R
输入信号S=1、R= 0
触发器置1 Qn1 1 、 Q n1 0 。