教程实例：DSP最小系统教程内容：1、利用Capture CIS[原理图设计]进行原理图设计2、利用Cadence PCB Editor[PCB编辑器]布局布线3、光绘文件（Artwork）制作，生成Gerber 文件1mil=0.0254mm一原理图放大I 缩小O图纸右下角标注：Design Template[设计模板]1、创建新工程文件库文件2、参考datasheet在库文件中添加新元件：Place pin（画管脚编辑属性，power型visible）、Place pin array（管脚阵列）全部元件在Spreadsheet表中编辑（全选右键单击edit properties）可以在新建元件时选New Part Creation Spreadsheet 通过表格创建多引脚元件常用选项：Option-part properties / package properties[属性]画不规则元件：Preference[优先权]中取消Pointer snap to Grid[指针对齐网格]，随意划线，画完再改回去3、分裂原件：homogeneous（完全相同）、heterogeneous（多个功能模块不同）以NE5532 为例Tools-Annotate：给元件编号原理图中多个heterogeneous分裂原件的分组问题：库文件中选中分裂原件，在part properties 中新建new property（name如package不可为group，value为组号123等），分裂原件的多个部分都要执行上一操作；打开原理图，双击分裂原件在property editor 中将package属性设置为相同则为同一组分裂原件；要给之编号还需在annotate[注释]菜单physical packaging栏中将最后一项改为上文中name名大型元件的分割：参考《cadence电路设计案例精析》P184、在工程中添加元件库（自建库、系统库）电容电阻电感变压在discrete库中不知道元件在哪个库可以搜索“放置元件”的意思是：place part 5、元件的连接：直接连、用网络别名连接（在同一原理图页面中place net alias，名称相同表示电气上连接在一起）引脚悬空（末端连Place no connect[没有连接的地方]）最好不要在放置元件时就把元件连在一起6、总线：功能类似的信号总线连接：Place-Bus 默认直角拐弯按住shift拉任意转方向画总线命名net alias（规则：XX[起始：结束]）拖到总线上连接管脚与总线：place bus entry、按F4连续放置总线入口、信号线（与总线名一致）总线之间的连接：T型交叉有电气连接十字无实际电气连接不同页面之间的连接：place off-page connect 实际上与同一页面连接时net alias相似7、浏览BROWSE-元件parts（容易发现元件编号和大小错误）、网络Nets（双击看某一网络与哪些部分连接）页面之间进行互联的网络：Browse-off page connectors、电气检查中的错误查看DRC搜索Find元件parts、网络nets、Netlist修改元件库后更新元件：replace/update cache工程已经不在的元件在cache中删掉cleanup cache8、给元件添加封装信息：双击元件打开Property Editor，在PCB Footprint中标注封装批量修改封装：多选……在元件库中添加封装信息：打开库，选择元件-option-Package Property，回到项目中选中更改封装的元件-replace cache-选择replace schematic part property生成网表：先元件重编号Annotate、再DRC（design rules check）检查、选中dsn文件-Tools-create netlist-PCB Editor生成元件清单BOM，两种：1）Reports-CIS Bill of Materials-standard2）Tools- Bill of Materials二、PCB高速电路设计流程原则：设计即正确1、工具介绍Allegro PCB Editor用于创建修改设计文件，是主要的设计工具，有两种模式：layout mode和symbol creation mode，进行手工布局布线时，工作在layout mode下，symbol creation mode中可以创建和修改package symbol、mechanical symbol、formal symbol、shape symbol、flash symbol Pad Designer创建及修改焊盘Padstack DBdoctor用于检查设计数据中的错误Allegro Constraint ManagerAllegro约束管理器、布局布线约束规则的创建、管理、评估、检查Allegro PCB Router自动布线工具，对于有复杂涉及规则的高密度电路板处理能力很强Allegro PCB SI/PI信号/电源完整性仿真工具2、PCB设计流程（理论）：1) 规划出所设计电子设备的各项系统的规格，包括系统功能、系统的大小、运作情况以及成本2) 做出系统的功能方块图，同时将每个方块之间的关系表示出来3) 根据系统的功能方块图将系统分割成数个PCB，可以缩小系统的尺寸，同时可以使系统具有升级与交换零件的能力4) 决定各PCB使用的技术以及电路数量，决定板子的大小。
在选择技术时要考虑线路图的品质和速度5) 通过原理图绘制工具绘制出PCB电路概图，表示出各零件间的相互连接细节6) 为了确保设计出来的电路图可以正常运作，需要进行初步设计的仿真运作，通过计算机软件读取设计图，显示电路运作的情况7) 布局，根据零件间的连接，一最有效率的方式与路径将各元件放置妥善，使元件间的连接尽可能的短，并且通过的层数尽可能的少。
可以通过计算机软件测试布线的可行性，检查各零件摆放的位置是否可以正确连接，以及能否实现高速运作8) 布线，根据设定好的规定，将电路板上的各元件连接起来，即完成布线操作，可以先手动完成重要原件的布线，然后进行自动布线9) 布线后仿真，为了确定线路在导线后能正常运行，需要通过最后检查，同时可以检查布线过程中是否有错误的连接，仿真过程中测定信号完整性问题及电磁兼容性问题，保证电路板的性能良好10) 建立制作档案，根据设计内容建立包含信号、电源以及地线层的平面图，阻焊层与网板印刷的平面图，还有钻孔与存放等指定档案，提供给制造厂商，便于生产电路板3、两个概念class、Subclass绘制电路板最终在电脑上形成一个数据库，元件线路都是一些数据，cadence利用class和Subclass组织这些数据每放置一个东西都要指定其属于哪个class、Subclass，与windows的类、子类相似在一个PCB中，一个个Subclass的打开，了解各subclass4、不知道选多大焊盘？国际标准IPC7351 参考软件PCB Matrix IPC LP View焊盘制作工具Pad Designer：参考IPC在Begin Layer中设置焊盘形状大小，加焊层PASTEMASK一般与焊盘大小一致，阻焊层SOLDERMASK一般比焊盘大0.1mm就够了元件封装编辑：打开PCB Editor-File-New Drawing（Package Symbol）-Setup- design parameters修改图纸参数-Layout-pin-在option中找到焊盘类型，设置XY方向焊盘个数、间距等参数-放置在页面上(命令窗口输入坐标可确定放置点，eg.x 0 0表示放于原点创建元件必需的：引脚（设置焊盘）、丝印(silkscreen)、图形边框、参考编号(label-ref)、安装区Place Bound（只是一个图形上的区域用来检查元件之间是否有重叠，）装配外框：在Package Geometry-Assembly Top层Add-Line 丝印：Package Geometry-Silkscreen Top层Add-Line安装区：Package Geometry-Place Bound层Add-Line参考编号：Layout-Labels-Ref Des 在Assembly Top层5、创建复杂的BGA封装：?no.22创建自定义焊盘-先创建新图形-分图形、合并Merge-create 添加新创建焊盘、图形的路径：user preference-padpath、psmpathno.25 通孔类元件的封装关于flash焊盘（花焊盘、热风焊盘：在大面积的接地中，常用元器件的引脚与其连接，对连接引脚的处理需要进行综合的考虑，就电气性能而言，元件引脚的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。
②容易造成虚焊点。
所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离heat shield，俗称热焊盘Thermal）no.26 带非电气属性引脚的元件封装（再看）6、画电路板new-board边框（Board_Geometry类Outline 子类）——倒角（Manufacture-Dimension-chamfer45角/fillet圆弧角）——允许布线区域（Setup-Area-Route Keepin）——允许摆放区域（Pachage Keepin或者用Z-copy 命令设置与上一边框的距离）7、No.28设置层叠结构Setup-Cross-section添加层-设置层类型Layer Type、材料Material、名Etch Subclass name、正负片positive /negative 内电层铺铜：Z-copy设置好类和子类，选中Create dynamic shape，复制所在区域的边框（GND和Power层都要上述操作）稍后看看完全学习手册的第五章——由原理图到PCB前的准备工作8、No.29布局前的准备工作导入网表：File-Import-Logic栅格点设置：Setup-Grids 可以分层设置Etch电气层Non-Etch非电气层Setup-Drawing option 显示元件摆放状况等9、No.30 手动放置元件：place-manually。