目录一、设计目的（一级标题，用黑体小三，1.5倍行距，段前、段后0行） (1)二、设计要求和设计指标 (1)三、设计内容 (2)3.1 数字钟电路工作原理(二级标题，用黑体四号，1.5倍行距，段前、段后0行) (6)3.1.1总体设计 (三级标题，用黑体小四，1.5倍行距，段前、段后0行) (6)3.3.2 模块1设计 (6)3.3.2 模块1设计 (6)3.2仿真结果与分析 (6)四、本设计改进建议 (6)五、总结 (6)六、主要参考文献 (7)一、设计目的数字电子钟是日常生活中常见的一种工具，大到机场等公共场所的时间屏幕，小到我们的手表、闹钟等，而且其报时功能也给人们提供了方便，因此，了解报时电子钟的工作原理是很有必要的，也很有趣。
并且技术课程的核心内容是时序逻辑电路、组合逻辑电路和触发器，译码器等，这些也是我们学电子的学生最基本要掌握的知识，通过实践可以加深对课本知识的理解，能够处理一些实际中的情况，了解其基本原理，因此这次数电课程设计，我选择了数字钟这个题目，虽然这在日常生活中很常见，看起来也比较简单，但是其中包含的学问很多。
在这个项目中，校时是一个很重要的模块，既要可以正常校时，又不能干扰到时间计数显示模块，而时间显示比较简单，用熟悉的芯片就可以做出来了，老师说过，对芯片等元器件的了解程度等于将军手中可以调动的兵力，掌握了芯片功能，也就掌握了主动权。
这次课程设计的选题——数字钟，不仅可以加深我对数字电子技术课程的理解，也提高了自己的动手能力以及实际问题中解决问题的能力，培养了对数字电子技术的兴趣。
二、设计要求和设计指标设计指标1.数字钟具有显示时、分、秒的功能；2.可以为24小时制或12小时制；3.有校时功能，可以分别对小时及分进行单独校正，使其校正到标准时间；4.计时过程具有整点报时功能，当时间到达整点前1-秒（59分50秒-59分59秒）进行蜂鸣报时，蜂鸣器1秒响1秒停地响5次；5.为了保证计时准确、稳定，由石英晶体振荡器提供标准时间的基准信号。
设计要求1.画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出个模块之间的相互联系，时钟信号传输路径、方向和频率变化。
并以文字对原理作辅助说明。
2.设计个功能模块的电路原理图，并以文字对原理作辅助说明。
3.选择合适的元器件，并要有元器件清单。
4.使用相关电子仿真软件对整个电路原理图进行仿真，从理论上进行验证。
三、设计内容主要包含的内容：1、数字钟电路的设计，对电路的原理进行说明，按照先整体后局部的顺序。
总体电路设计是将单元电路模块小时计时电路、分钟计时电路、秒计时电路、校时选择电路、整点译码电路、闹钟电路等模块连接在一起，外接输入开关和输出显示数码管构成。
总体结构图如下：（2）、分频器电路分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS90进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲（如图2）。
分频器电路将1KＨz的高频方波信号经3次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
图2⑶、时间计数器电路而根据设计要求，时个位和时十位计数器为24进制计数器。
数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用振荡器加分频器来实现。
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器；每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
根据需要，“时计数器”采用24进制计数器，可以实现一天24小时的累计。
其中的秒计数器和分计数器都是用74ls90作为个位计数器，用74ls92作为十位计数器，小时计数器采用了两个中规模的74ls90计数器构成。
图3（4）、译码显示电路译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，变成相应的数字，用与驱动LED七段数码管的译码器常用的有74LS48。
74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。
若将秒分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。
图4（5）、校时电路当数字钟走时出现误差时，需要校正时间。
校时电路实现对“时”“分”“秒”的校准。
在电路中设有正常计时和校对位置。
本实验实现“时”“分”的校对。
对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。
需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。
图5图6（6）、整点报时电路整点报时电路的功能要求是，每当数字钟计时快要到整点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。
设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1KHz）发生在59分59秒，它们的持续时间均为1秒。
图72、主要器件的选择。
3、仿真结果分析，按照任务书中对仿真结果分析的要求进行。
3.1 数字钟电路工作原理(二级标题，用黑体四号，1.5倍行距，段前、段后0行)3.1.1总体设计 (三级标题，用黑体小四，1.5倍行距，段前、段后0行)3.3.2 模块1设计3.3.2 模块1设计…3.2仿真结果与分析四、本设计改进时间计数电路的连接与测试六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。
但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。
最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了。
3）校正电路因上面程因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。
因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的。
五：总结通过本次实验我对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。
在实验中，我也遇到了很多挫折，不过我都克服了，在老师和同学的帮助下解决了问题，这也使我明白了和他人共同合作的重要性。
在以后的道路上我们也必须深刻认识到团队合作的精神，投入今后的发展之中。
在进行电路连接的时候，在确保一切都连接无误之后，时钟显示还是有问题，经过老师的指导不断改正，还是出现这样、那样的问题，不过我们都坚持了下来，仔细测试电路，才明白原来应该这样连接。
尤其是时电路达到24要清零的时候，个位清零时钟不是那么容易，后来请教了老师才明白需要经过一个与门电路，顿时茅塞顿开。
成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。
六、主要参考文献.1.从宏寿Multisim8仿真与应用实例开发。
北京：清华大学出版社，2007 .。
2.黄智伟基于NIMultisim的电子电路计算机仿真设计与分析北京：电子工业出版社，2008。
3.阎石数字电子技术基本教程第四版北京：高等教育出版社，2010 。
4.郭锁利基于Multisim9的电子系统设计、仿真与综合应用北京：人民邮电出版社，2008。
关于格式说明1.目录：请用自动生成目录。
2.正文：宋体小四，1.5倍行距，段前、段后无空行（即空0行）；全文中的数字和英文用Times New Roman字体。
3.图要求：（1）每个图均应有图题(由图号和图名组成)，图号按图在文中出现的先后顺序编排，如：“图1 ”；图名在图号之后空一格排写。
（2）图居中；图题在图下方居中；（3）图题及图中文字用5号宋体。
4.表格要求：（1）每个表应有表序和表名；表序按表在文中出现的先后顺序编排，如，“表1”。
表序与表名之间应空一格。
表名中不允许使用标点符号，表名后不加标点。
表序与表名置于表上，居中。
（2）表格居中，表格不加左、右边线。
举例：表2 多路输出电压测试表5．页眉页脚要求：页眉小五号宋体；页码要求：用五号阿拉伯数字编连续码，页码位于页脚居中显示。
6．页面设置要求：上、下、左、右页边距都是：25mm。
1.上面课程设计报告各部分内容大标题后面的蓝色字体为对该部分内容要求的举例说明，请不要包含在你们上交的报告中。
2.请同学们在2013年1月11日之前提交你们课程设计报告。
注意：上交的报告严格按照上面格式；。