国家电工电子实验教学中心
数字电子技术
实验报告
李含笑
15211069
通信1503班
实验二基础实验计数器设计
一、实验目的
1.掌握同步计数器集成芯片74LS193的功能和使用方法。

2.掌握用集成计数器实现任意模数计数器。

3. 用十六进制计数器74LS193设计五进制减计数器(置位法)
二、实验器件
一个74LS193计数器（图2-1），它具有异步清零与异步预置的功能，不受时钟脉冲的影响，一个74LS00与非门芯片
UP为加计数时钟输入端；
DOWN为减计数时钟输入端；
CLR为清零输入端；
BO为借位输出端；
CO为进位输出端；
LOAD为置数输入端；
A~B为并行输入端；
Q A~Q D为计数输出端
图2-174LS193芯片管脚图
表2-2 74ls193功能表
三、实验内容和实验原理
74LS193 是一个异步清零，异步预置的可逆计数器，当UP接时钟端（上升沿触发），DOWN 接高电平的时候，实现加法计数，当DOWN接时钟端（上升沿触发），UP接高电平时，实现减法计数。

本实验实现模5减法计数，用预置法，74LS193是异步预置，因此要有6个状态，其中一个为暂存态（过渡态）。

预置初值为0100，当其减至1111时，由于最高位接了与非门，因此与非门产生低电平0，送至LD端,LD低电平有效，进行预置，输出变为0100。

四、实验电路原理图
图2-2 实验仿真图
图2-3 实验仿真图
图2-4 五进制减法计数器原理图
五、实验过程
图2-5 图2-6 图2-7图2-8图2-9
六、数据分析和结论
同步计数器与异步计数器的区别在于异步计数器的的每个触发器不是由同一个脉冲来控制的，同步计数器的每个触发器都是由同一个脉冲来控制的。