集成电路设计综合实验
题目：集成电路设计综合实验
班级：微电子学1201
姓名：
学号：
集成电路设计综合实验报告
一、实验目的
1、培养从版图提取电路的能力
2、学习版图设计的方法和技巧
3、复习和巩固基本的数字单元电路设计
4、学习并掌握集成电路设计流程
二、实验内容
1. 反向提取给定电路模块（如下图1所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。

图1
1.1 查阅相关资料，反向提取给定电路模块，并且将其整理、合理布局。

1.2 建立自己的library和Schematic View（电路图如下图2所示）。

图2
1.3 进行仿真验证，并分析其所完成的逻辑功能（仿真波形如下图3所示）。

图3
由仿真波形分析其功能为D锁存器。

锁存器:对脉冲电平敏感，在时钟脉冲的电平作用下改变状态。

锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。

简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程。

只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。

其中使能端A 加入CP信号，C为数据信号。

输出控制信号为0时，锁存器的数据通过三态门进行输出。

所谓锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号到来时才改变。

锁存，就是把信号暂存以维持某种电平状态。

1.4 生成Symbol测试电路如下(图4所示)
图4
1.5 由电路设计的版图（如下图5所示）。

图5
该版图完成DRC 验证准确无误。

2. 设计一个CMOS 结构的二选一选择器。

（1）根据二选一选择器功能，分析其逻辑关系。

（2）根据其逻辑关系，构建CMOS 结构的电路图。

（3）利用EDA 工具画出其相应版图。

（4）利用几何设计规则文件进行在线DRC 验证并修改版图。

2.1查阅相关资料可得CMOS 结构的2选1选择器，逻辑电路图（图6如下所示）二选一数据选择器逻辑表达式为Y SA SB =+（S 是数据选择控制端，S 为0时选择A ，为1时选S 择B ）
图6
根据逻辑表达式所列真值表如下图所示
2.2 根据其逻辑关系，构建CMOS结构的二选一选择器CMOS结构的电路图（图7所示）。

图7
2.3 进行仿真验证，并分析其所完成的逻辑功能（仿真波形如下图8所示）
图8
经分析可知该电路设计符合二选一选择器的要求。

2.4生成Symbol测试电路如下(图9所示)
图9
2.5由电路设计的版图（如下图10所示）。

图10
完成DRC验证准确无误
三、总结
为期两周的课程设计落下了帷幕，在这次的课程设计中不仅检验了我所学习的知识，也培养了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。

在刚开始进行课程设计时，由于Cadence 软件使用不够熟练，以至于频繁的出错，心情也不免有些失落，最后在老师和同学们的帮助指导下，对Cadence 软件的使用有了进一步的提高。

Cadence 软件和我们专业息息相关，这次课设和我们专业的相关度很高，对于即将毕业的我们应该牢牢抓住这次课设的锻炼机会，是自己的能力再有一定的提高。

通过这次课设提高了我自己的动手能力，同时也提高了自己的独立思考能力、解决问题的能力。

在做这次课程设计的过程中，有过失败的泄气，也有过成功的喜悦。

同时把课本上的理论知识再一次的巩固，也发现了一些自己平时学习中的不足，但终究还是完成了这次课程设计任务。

在此感谢老师的细致讲解，我也多次向老师提出问题，感谢老师的耐心解答啊。

同时，也感谢各位同学的帮助，对我有问必答，知无不言，言无不尽。