计算机组成原理
存储体系结构
计算机组成原理
第一节 主存的多体组织
存储器性能指标
1．存储容量： （1）存储容量是指一个功能完备的存储器所能容纳的二进制信 息总量，即可存储多少位二进制信息代码。 （2）存储容量＝存储字数×字长 （3）要求：大容量。
2．价格：
又称成本，它是衡量经济性能的重要指标。设Ｃ是存储容 量为Ｓ位的整个存储器以元计算的价格，可定义存储器成本ｃ 为： c＝（Ｃ／Ｓ）元／位
计算机组成原理
2、提高主存容量的对策 主存容量受CPU地址线数限制，其物理容量是一 定的，为了扩大存储容量，可使用虚拟存储器。 3、提高主存可靠性的对策 提高器件的可靠性和存储器保护
计算机组成原理
二、主存的多体组织 主存的多体组织是提高CPU与主存之间传输效率的 方法，主要有以下两种形式： 1、多体并行方式 如图P283 优点：提高了主存的频宽，且不用增加辅助硬件 缺点：传输速度受存取时间限制，容量受地址总 线位数的限制。
标记 标记 标记 标记 标记 标记 标记 标记
0组
块 7 块 8 块 9
块 15 块 2040 块 2041 块 2047
.. .. ...
1组
7组
127组
注意：当只有一个组并且每组16块时，此时为全相联映像； 当有16组并且每组一个块时,则为直接映像。 计算机组成原理
..
Cache—主存内容的一致性问题
计算机组成原理
由此可见， cache控制部件主要需要解决三个问题：如何 在主存地址与cache地址之间进行转换；在cache不命中时如 何替换cache中的内容；如何保持主存与cache的一致性。
计算机组成原理
替换算法 cache的容量远小于主存，因而cache的命中率不可能等
于1。因此，当CPU访问的数据不在cache内（即不命中）
块 块 0 1
块 15 块 16 块 17
.. ..
块 31
11位
...
..
块 2047
4位
Cache块号
9 位
块内地址
11位
主存块号
9 位
块内地址
Cache地址
主存地址ห้องสมุดไป่ตู้
最灵活但成本最高的一种方式。
计算机组成原理
这只是一个理想的方案。两个原因使其实际上很少采用： (1) 标记位数从7位增加到11位，使Cache标记容量加大，
计算机组成原理
3．速度: （1）存取时间(TA)：从读或写存储器开始接到存储器发出完 成信号的时间间隔 （2）存取周期(TM)：连续两次访问存储器之间所必需的最短 时间
（3）数据传输率：单位时间可写入存储器或从存储器取出的 信息的最大数量，称为数据传输率或称为存储器传输带宽BM 。
BM=W/TM W为字长
j =0,1,2,…,n-1
在这种映象方式中： 主存的第0块，第16块，第32块，…，只能映象到Cache的第0 块； 而主存的第1块，第17块，第33块，…，只能映象到Cache的 第1块；……
计算机组成原理
直接映象
主存
Tag 标记 标记 标记 Cache 块0 块1 块 15
块 块 0 1
0组
计算机组成原理
采用这种编址方法会使用4个存储体对应的二进制 地址最后两位的数码分布将是00、01、10、11， 从而使用地址码的低两位经过译码选择不同的存 储体。高位用来指向相应的存储体内部的存储字。
连续地址分布相邻的不同存储体内，而同一个存 储体内的地址都是不连续的。 由此，在理想的情况下，如果数据都是连续地 在主存中存放或读取，那么将大大地提高主存 的有效访问速度。
计算机组成原理
Cache的基本工作原理
计算机组成原理
⑴ 由于Cache对CPU是透明的，故CPU每次均假定访问主存， 因而CPU送出的地址均是主存地址。该地址保存在Cache控 制部件内的主存地址寄存器MA中。 ⑵ Cache容量远小于主存容量，故只有一部分主存内容保存 在Cache中的，控制部件应能检索哪一部分内容在Cache中。 为此，可以用MA中的地址作为关键字在主存-Cache地址变 换部件中进行检索。 ⑶ 如果检索成功，即命中，说明要访问的主存的某一部分已 经保存在Cache中。此时可根据CAM中的Cache地址转而访问 Cache。 ⑷ 如果不成功，即未命中，说明要访问的主存的某一部分 不在Cache中。此时CPU可直接访问主存，同时依据某种算 法将从主存中取得的信息以及该地址附近的内容送入Cache
cache基本原理
在主存和CPU之间设置一个高速的容量相对较小的存储器， 如果当前正在执行的程序和数据存放在这个存储器中，在程序 运行时，不必从主存储器取指令和取数据，只需访问这个高速 存储器，以提高程序运行速度。这个存储器称作高速缓冲存储 器Cache。 Cache由高速的SRAM组成，它的工作速度数倍于主存，全 部功能由硬件实现。
件机构和存储管理软件会把辅存的程序一块块自动调入内存由
CPU执行或调出内存，用户感觉到的不再是处处受到主存容量 限制的存储系统，而是好像具有一个容量充分大的存储器，这
样的存储体系称为“虚拟存储器”。
计算机组成原理
虚拟存储器只是一个容量非常大的存储器的逻辑模型， 不是任何实际的物理存储器。它借助于磁盘等辅助存储器来 扩大主存容量。 虚拟存储器指的是主存-辅存层次。以透明的方式给用户 提供了一个比实际主存空间大得多的程序地址空间。 它能使计算机具有辅存的容量，而接近于主存的速度。
计算机组成原理
一、提高主存性能的对策 1、提高CPU与主存之间传输速度的对策 1) 采用存取时间短的存储芯片来组成主存 SRAM比DRAM存取时间短；双极型存储器 比MOS型在存取时间短;使用新技术芯片 2) 多个存储器芯片并联使用，扩大字长，提高 频宽 3) 多体存储器交叉编址，在一个周期内，可同 时进行多个字的读或写 4) 在CPU和主存之间插入高速缓冲存储器，使 使用频率高的数据存入CACHE,提高数据传 输率
计算机组成原理
地址映象(映射)与地址变换
• 地址映象 把主存块按照某种规则（函数或方法）装入或定位到Cache 中的过程称地址映象。 • 地址变换 信息按这种映象关系装入Cache后，执行程序时，将主存 地址变换成 Cache地址的变换过程叫做地址变换。
基本的地址映象方式：直接映象； 全相连映象；组相连映象
页被替换时，将该页内容写回主存后，再调入新页。
计算机组成原理
▲
写直达法又称存直达法，
处理机进行写操作时，利用“Cache—主存”层次
中存在于处理机和主存之间的通路将信息也写回主存。 在页替换时，就不必将被替换的Cache页内容写回， 可以直接调入新页。
◆
采用两种算法比较
写回法的开销是在页替换时的回写时间； 写直达则在每次写入时，都要附加一个比写Cache长
较高级：与处理器较近的存储级
- 容量较小、速度较快、使用较昂贵的技术工艺
较低级：与处理器较远的存储级 -容量较大、速度较慢、使用较廉价的技术工艺
存储体系的设计目标就是使存储系统的存取速度接 近于M1，而存储容量大于Mn，价格接近Mn。 层次结构的工作原理：P285
计算机组成原理
第二节 高速缓冲存储器
得多的写主存时间；写直达法的开销大一些，但其一 致性保持要好一些。
计算机组成原理
第三节 虚拟存储器
1. 虚拟存储器 虚拟存储器是建立在主存-辅存（外存）物理结构基础上 的，由负责信息划分及主存-辅存之间信息调度的辅助硬件及操 作系统的存储管理软件所组成的一种存储体系。它将主存和辅 存的地址空间统一编址，形成一个庞大的存储空间，在这个大 空间里，用户自由编程，完全不必考虑程序在主存中是否装得 下，或者放在辅存中的程序将来在主存中的位置，编好的程序 由计算机操作系统装入辅助存储器，程序运行时附加的辅助硬
计算机组成原理
三、存储器的层次结构 存储体系：把各种不同存储容量、不同存取速度、 不同价格的存储器，组成层次结构，并通过管理软件 和辅助硬件将不同性能的存储器组合成有机的整体， 称为计算机的存储层次或存储体系。 存储体系结构的特点： CPU CPU 主存 CACHE 主存
辅存
计算机组成原理
辅存
存储器系统的层次结构的特点：
例：某机主存容量为1MB,划分为2048块,每块512B,;Cache容 量为8KB,划分为16块,每块512B。
计算机组成原理
1）直接映射方式
这是一种多对一的映射关系，一个主存块只能映象到 Cache的一个特定块位置上去。
Cache的第i块和主存的第j块有如下函数关系：
i = j mod m i =0,1,2,…,m-1 ( m为Cache的总块数）
不够灵活，主存的多个字块只能对应唯一的Cache字 块 ， 因 此 ， 即 使 Cache 别 的 地 址 空 着 也 不 能 占 用 。 Cache存储空间得不到充分利用，降低了命中率。
计算机组成原理
2）全相联映象方式
允许主存中的每一个字块映象到Cache的任何一个字块位置上
主存
Tag 标记 标记 标记 Cache 块0 块1 块 15
在此映像中，Cache与主存均分组,主存中一个组内的块 数与Cache 的分组数相同,主存中的各块与Cache的组号有固 定的映象关系,但可自由映象到对应的Cache组中任一块.
计算机组成原理
Tag
0组 1组 2组
Cache 块0 块1 块2 块3 块4 块5 块 14 块 15
主存
块 0 块 1
块 15 块 16 块 17
.. ..
块 31
1组
7位
...
127组
块 2047
..
主存地址 Cache地址
11位 9 位 主存块号 4位 位 Cache块号