IoH 0.5mA = ≈ 167 IiH 3 × 1uA IoH 0.5mA = ≈ 167 IiH 3 × 1uA
由 CMOS 的与非门电路可以得到，当与非门的 3 个输入端并接到高电平时，三个串接的 NMOS 管导通，而三个并接的 PMOS 管都截止，所以其输入高电平总电流为 3×IiH， n = 2）当非们输出为低电平时： 由 CMOS 的或非门电路可以得到，当或非门的 3 个输入端并接到低电平时，三个并接的 NMOS 管都截止，而三个串接的 PMOS 管导通，所以其输入低电平总电流为 3×IiL， n =
题图 2-7 答案：不能 2-8 由 CMOS 门组成的电路如题图 2-8 所示。已知 VDD =5V，VOH ≥3.5Ｖ，VOL ≤0.5Ｖ。门的驱动能力 IO=±4mA。问某人根据给定电路写出的输出表达式是否正确？
题图 2-8 (a) F1 = AB • CD 2-9 正确 (b) F2 =AB+CD 正确 (c) F3 =AB+CD 不正确
题图 2-5
∴ RL ≤
答案：①输出为高电平时：
′ − VOH (min) VCC nI OH + mI IH
(n = 2, m = 8)
=
5−3 = 3.2k 2*0.15 + 8*0.04
RL ≥
②当输出为低电平：
′ − VOL VCC (m ' = 6) I LM − m′I IL 5 − 0.3 = 0.47 K 16 − 6 ×1
RP (V − v BE 1 ) RP + R1 CC
0.1 (5 − 0.7) = 0.14V = 0.1 + 3
vI2= vI1 =0.14V
（5）vI1 经 10K 电阻接地 2-3
vI2=1.4V
已知 TTL 门的参数是 VOH=3.5V, VOL=0.1V, VIHmin=2.4V, VILmax =0.3V, IIH=20μA, IIS=1.0mA,
CMOS 门电路如题图 2-9 所示,分析此电路所完成的逻辑功能。
VDD C B A F
答案： F = A + B + C 题图 2-9 2-10 逻辑门电路如题图 2-10 所示，针对下面两种情况，分别讨论它们的输出与输入各是什么关系？ 两个电路均为 CMOS 电路输出高电平 5V，输出低电平 0V。 答案： F1 = A; F 2 = 1 两个电路均为 TTL 电路输出高电平 3.6V，输出低电平 0.3V，门电路的开门电阻为 2KΩ ，关门电阻 为 0.8kΩ 。 答案： F1 = A; F 2 = A
=
选 RL=1K
2-6 已知题图 2-6 中各个门电路都是 74H 系列 TTL 电路，试写出各门电路的输出状态（0，1 或 Z）
Vcc ViH NO_ INPUT
&
Y1
ViL
≥1
ViH Y2
&
Y3
0
≥1
Vcc ViL EN=1
1
10K
0
ViL
Y4
& Y5
Vcc
1K
=1
Y6
100
1
1
0
题图 2-6 2-7 已知 TTL 三态门电路及控制信号 C1 ， C2 的波形如题图 2-7 所示，试分析此电路能否正3 ×1uA
由 CMOS 的与非门电路可以得到，当与非门的 3 个输入端并接到低电平时，三个串接的 NMOS 管都截止，而三个并接的 PMOS 管导通，所以其输入低电平总电流为 3×IiL， n =
IoL 0.5mA = ≈ 167 IiL 3 ×1uA
总结以上结果，对电路（a）能够驱动 167 个三输入端或非门，对电路（b）能够驱动 167 个三输入端 与非门。
图 2-5 中的 RL 选择合适的阻值，已知 OC 门输出管截止时的漏电流为 IOH=150μA，输出管导通时允 许的最大负载电流为 ILM=16mA； 负载门的低电平输入电流为 IIL=1mA， 高电平输入电流为 IIH=40μA， V'CC=5V，要求 OC 门的输出高电平 VOH≧3.0V，输出低电平 VOL≦0.3V。
题图 2－13 答案： Y 1 = A ； Y 2 = AB ； Y 3 = A, Y 3 = A ; Y4 不能; Y 5 = AB • CD
'
Y6 不能； Y 7 = E AB + ECD ; Y8 不能 ； Y 9 = EA + EB ;Y10 不能 2-14 试分别画出实现逻辑函数 F1 = AC + BD + E ; F 2 = ( A + B) D + C 的 CMOS 电路图。 答案：
V CC R1 3k
v I1 v I2
V
& &
v I1 v I2
vB1 T1 100 100K
be 2 be 5
题图 2-2 答案：（1） vI1 悬空 vI2=1.4V （2）vI1=0.2V vI2=0.2V （3） vI1＝3.2V vI2=1.4V
vI 1 =
（4）vI1 经 100Ω 电阻接地；
2-1 已知门电路及重复频率为 100MHZ 的输入信号如题图 2-1 所示。试补画出下列两种情况下的输出 信号波形。 (1) 不考虑非门的延迟时间； (2) 设非门、与非门的延迟时间均为 t PD =10ns.
答案：
Vi
t Vo1 10ns 20ns
Vo2
2-2 试说明在下列情况下， 用万用表测量题图 2-2 中 vI2 得到的电压各为多少？与非门为 74H 系列 TTL 电路，万用表使用 5V 量程，内阻为 20KΩ/V。vI1 悬空；（2）vI1=0.2V；（3）vI1=3.2V；(4) vI1 经 100Ω 电阻接地；（5）vI1 经 10K 电阻接地。
VDD
B A E C D E A B C A D C B A
VDD
D
F1
VDD
F2
D
B
2-15 设 CMOS 门电路参数为 IOH＝0.5mA，IOL＝0.5mA，IiH=1uA，IiL＝1uA，试问题图 2-15 能够驱动 门的个数。
≥1
& 1
1
≥1
& (a)
题图 2 － 15
(b)
答案：1）当非们输出为高电平时： 由 CMOS 的或非门电路可以得到，当或非门的 3 个输入端并接到高电平时，三个并接的 NMOS 管导通，而三个串接的 PMOS 管都截止，所以其输入高电平总电流为 3×IiH， n =
A B
100Ω ≥1
A F1 B
& F2
10K
(a) 题图 2-10 2-11 CMOS 门电路如题图 2-11 所示，试写出各门的输出电平。
(b)
题图 2-11 答案：（a）VDD （b）0 （c）0 2-12 CMOS 与或非门不使用的输入端应如何连接？ 答案：当在一起的两个输入端都不使用时，它们同时接地； 当在一起的两个输入端只有一个不使用时，它通过电阻接电源。 2-13 分析题图 2-13 所示各 CMOS 门电路，哪些能正常工作，哪些不能。写出能正常工作的输出信号 的逻辑表达式。
IOH=360μA, IOL=8mA, 求题图 2-3 中 R 的取值范围.
1
A
G1
R
&
1
F1
G2
A
G1 R
≥1
G2
F2
(a) 题图 2-3 答：图(a)：
(b)
G2 输入端相当于接对地(VOL=0.1V)电阻 R， 其输入端电压 VI2=VOL+IIS×R， (1) G1 输出低电平 VOL 时， 为保证逻辑关系正确，需满足 VI2≤VILmax，故 R ≤ (VILmax - VOL )/IIS=(0.3-0.1)/1.0=0.2 kΩ (2) G1 输出高电平 VOH 时，流入 G2 输入端的电流为 IIH×3=60μA，为保证逻辑关系正确，需满足 VI2≥VIHmin，即 VOH-IIH×3×R ≥ VIHmin，故 R ≤ (VOH – VIHmin)/(IIH×3)=(3.5-2.4)/0.06 ≈18.3 kΩ ∴R ≤0.2 kΩ 图(b)： (1) G1 输出高电平 VOH 时，流入或非门 G2 输入端的电流为 IIH×3=60μA，流过电阻 R 的最大电流 为 VOH/R，为保证逻辑关系正确，需满足 IOH ≥ IR+IIH×3=VOH/R+ IIH×3，故 R ≥ VOH/( IOH-IIH×3)=3.5/(0.36-0.02×3) ≈ 11.67kΩ (2) G1 输出低电平时，对 R 无要求。 ∴R≥11.67 kΩ 2-4 在 STTL 集成电路中，采取了哪些措施来提高电路的开关速度？ 试为题 改进措施：在 74H 系列的基础上 ①采用抗饱和三极管提高速度，②采用有源泻放回路 2-5