数字集成电路课程设计
题 目：4 bits超前加法进位器的全定制设计
姓 名：席高照
学 号：111000833
学 院：物理与信息工程学院
专 业：微电子（卓越班）
年 级：2010级
指导教师：群超（签名）
2013 年 6 月 3 日
2.2推荐工作条件3
第1章 概
1.1
•综合应用已掌握的知识
•熟悉集成电路设计流程
3.2.1输出级电路设计
其中
VDD=1.8V 联立可求得
Wn=18.7u≈19u
WP=3.93Wn=73.9u≈74u
L=0.18u
3.2.2部反相器
其中
•Tr=Tf=1ns，为负载电容
•一般来说，部反相器的负载由三个部分电容构成，分别是：
本级漏极的PN结电容Cpn
下级的栅电容Cg
连线杂散电容Cs
Cj是单位面积的结电容，Cjsw是单位长度的周边电容，b为有源区宽度，这里取0.3um。
2.3 电特性
表2-3-1直流工作规格
Symbol
Parameter
Conditions
Min
Typ
(Note 1)
Max
Units
Input clamp voltage
=Min =-18mA
-1.5
V
High Lever Output Voltage
DM54
2.5
3.4
V
DM74
2.7
3.4
Low Lever Output Voltage
DM54
0.25
0.4
V
DM74
0.35
0.4
DM74
0.25
0.4
Input currentMax input voltage
A B
0.5
mA
CO
0.1
High Lever Input Current
A B
40
uA
CO
20
Low Lever Input Current
A B
-0.8
mA
CO
-0.4
74283芯片的引脚功能表：
引脚位
符号
名称及功能
4,1,13,10
和输出端
5，3,14,12
A1，A2，A3，A4
运算输入端
6，2,15,11
B1，B2，B3，B4
运算输入端
7
C0
进位输入端
9
C4
进位输出端
8
GND
接地（0V）
16
Vcc
正电压电源
表2-174283引脚功能
2.2 推荐工作条件
表2-2SMIC 0.18工艺工作条件
•熟悉集成电路设计主流工具
•强化学生的实际动手能力
•培养学生的工程意识和系统观念
•培养学生的团队协作能力
1.2
1.2.1
4bits超前进位加法器全定制设计
1.2.2 设计要求
Vdd=1.8V,VoH=4.6V,Vol=0.4V
可驱动10个LSTTL电路（相对于15pf电容负载）
1.2.3 设计容
•功能分析及逻辑分析
3.2.3部电路等效
部逻辑门的设计采用与非门的等效反相器设计，也就是根据晶体管的串并联关系，再根据等效反相器中相应晶体管的尺寸，直接获得与非门的各晶体管的尺寸的方法。
以两输入与非门为例：
•P管的W/L的计算
将两输入与非门的两个并联P管等效为部反相器的P管，为保证在只有一个PMOS管导通的情况下，仍能获得所需要的上升时间，要求各PMOS管的宽长比与反相器中的PMOS管相同，即Wp=0.75um
CO to
10
11
ns
Propagation Delay Time High to Low Lever Output
CO to
10
12
ns
Propagation Delay Time Low to High Lever Output
CO to
10
11
ns
Propagation Delay Time High to Low Lever Output
所以
Cg=(Wn+Wp)·L·Cox= 150.7pF
这里的Wn和Wp近似取输出级的Wn和Wp的值
一般情况下，连线杂散电容远小于栅电容，故本次设计忽略Cs的影响
综合上述三部分的电容量，可以得到部反相器的负载
由于tr=tf，由公式可近似认为
故
由tr=tf=1ns，
可得
Wn=0.1887um，取Wn=0.22um，则Wp=0.75um
•电路设计及器件参数设计
•估算功耗与延时
•电路模拟与仿真
•版图设计
•版图数据提交及考核，课程设计总结
第2章 功能分析及逻辑分析2 Nhomakorabea174283为4为超前进位加法器，不同于普通串行进位加法器由低到高逐级进位，超前进位加法器所有位数的进位大多数情况下同时产生，运算速度快，电路结构复杂。其管脚图如下：
图2-1
CO to
10
12
ns
Propagation Delay Time Low to High Lever Output
to
10
11
ns
Propagation Delay Time High to Low Lever Output
to
10
12
ns
Propagation Delay Time Low to High Lever Output
Short circuit output
(Note 2)
DN54
-100
mA
DM74
-100
Supply current
(Note 3)
19
34
mA
Supply current
(Note 4)
22
39
mA
表2-3-2交流特性
Symbol
Parameter
From(Input)
To(Output)
Units
Min
Max
Min
Max
Propagation Delay Time Low to High Lever Output
CO to,
10
11
ns
Propagation Delay Time High to Low Lever Output
CO to,
10
12
ns
Propagation Delay Time Low to High Lever Output
to C4
8
11
ns
2.4 真值表
表2-4真值表
2.5 表达式
定义两个中间变量Gi和Pi：
所以：
进而可得各位进位信号的罗辑表达如下
2.6 电路图
图2-2
第3章
3.1
Vdd=1.8V,VoH=4.6V,Vol=0.4V
可驱动10个LSTTL电路（相对于15pf电容负载）
3.2模块划分
根据电路原理，可以将加法器的电路分为五级：输入级、部反相器、部逻辑门、输出级和输出缓冲级。
CO to C4
8
10
ns
Propagation Delay Time High to Low Lever Output
CO to C4
8
11
ns
Propagation Delay Time Low to High Lever Output
to C4
8
10
ns
Propagation Delay Time High to Low Lever Output