0 Qn 1
11 1 00 0
禁用 禁用
《电工电子技术基础与技能》
制约条件 SR=0
特征表
S R Qn Qn+1
000
001
100 101 010 011 110 111
0
Qn
1
11 1 00 0 禁用 禁用
S R；Qn+1=S S=R=0；Qn+1=Qn
S=R=1；禁止
功能表
S R Qn+1 0 0 Qn 0 10 1 01 1 1 禁止
《电工电子技术基础与技能》
例：初态Q=0，画出在CP作用下Q端的波形。
CP
S R Q
不定 禁止出现
功能表
S R Qn+1
0 0 Qn 0 10 1 01 1 1 不定，禁止
《电工电子技术基础与技能》
思考题:如何使同步RS触发器具有计数功能?
计数功能要求：Qn+1=Qn
Q
Q
B&
SD D&
&A RD
CP=1时：
S
01 01C
&
S
101
0
S
D
B &
CP •
D
R0 011 &
R
110
0
A
& RD
Q
• •Q
功能表
SR Q
1 符0 号 0 01 1 1 1 不变
0 0S RS不D Q定，
CP
Q
R SD
(1) S = R = 0 Qn = Qn+1 (3) S = 0 , R = 1 ，Qn+1 =0
《电工电子技术基础与技能》
第一讲 双稳态触发器
触发器有两个重要的特点：
（1）触发器有两个可能的稳定工作状态 （2）触发器具有记忆功能
一、 基本RS触发器
S1
& •1 0 Q
Q= 1 Q=0 Q= Q=1 0
电路组成及工作原理
(1) 设 S = 1 ， R = 0
Qn=1， Qn=0
R0
& •0 1 Q
1、负边沿 J K 触发器
负边沿JK触发器由两个与或非 门和两个与非门组成。两个与 或非门组成了基本RS触发器， 两个与非门为输入控制门。
Q
≥1
&
S
&
Q
≥1
&
R
&
J
CP
K
注意：其中与非门的传输时间大于与或非门
《电工电子技术基础与技能》
当CP=0时两个与非门被封锁， 基本RS触发器保持不变
当 CP=1时 对输入信号解除封锁，但是 Qn1 Q nCP Q n S Q n Q n S Qn
CP的信号直接加到与或非门的外 侧与门，而内侧与门R、S端则需 要一个与非门的延迟时间才响应 CP变成0的情况。在这一延迟时 间中，与或非门外侧的与门是0， 与或非门的输出由内侧来决定， 而内侧的输入则靠着这一时间差 还维持着CP为1时的状态，即：
S JQ n R KQn
Q
≥1
&
S
&
Q
≥1
Q n! QnCP Qn R Qn Qn R Q n
因此触发器的状态保持不变。
当CP=1时，R、S端接受了 J、K的信号，但在输出端
由于与或非门的结构和 CP=1因此输出仍保持不变。
Q
≥1
&
S &
Q
≥1
&
R &
J
CP
K
当CP的下降沿到来时 情况就发生了变化
《电工电子技术基础与技能》
(2) S = 1 ， R = 0 ， Qn+1=1
(4) S = R= 1
禁用
《电工电子技术基础与技能》
Q
Q
B& SD
D&
&A
RD &C
S
R
CP
RD、SD不受CP控制，直接将 触发器置1或置0。 SD置1、 RD 置0，并低电平有效。
特征表 （当CP=1时）
S R Qn Qn+1
000
001
100 101 010 011 110 111
则 Qn+1=0， Qn+1=1
《电工电子技术基础与技能》
S0
&
01
•
Q
1 R
& •1 0 Q
S1
00
&•
Q
1 R
& •1 1 Q
(2) 设 S = 0 ， R = 1 Qn=0， Qn=1
则 Qn+1=1， Qn+1=0
(3) 设 S = R = 1 则 Qn = Qn+1
《电工电子技术基础与技能》
&
R
&
J CP K
注意： Q n RQn
《电工电子技术基础与技能》
S JQ n R KQn
Q
Q n RQn
≥1
Qn1 Q n 0 Q n S Q n JQ n
&
Q
≥1
&
KQ n Qn JQ n JQ n KQn
S
R
也就是说在CP=0的瞬间触发 器完成了一次翻转。而过了 与非门传输时间。R、S端由于 CP为0而都变为1，封锁了J、K 端的信号。
S R
Q
B& SD
D&
基
Q本
RS
Q触
发
Q
器
符
&A 号
RD &C
S
R
时钟脉冲 CP
CP：时钟脉冲未到，即 CP=0时，C、D门 被封锁，无论S、R 端加什么信号它们 输出全是1，触发器 保持原来状态不变。
在CP=1时,R、S的变化才能 引起触发器翻转 。为正电 位触发。
触发方式:电位触发
《电工电子技术基础与技能》
目录
第一讲
第二讲
双稳态触发器 寄存器
第三讲
计数器
第四讲
集成555定时器
《电工电子技术基础与技能》
数字电路按照功能的不同分为两类：组合逻辑电路； 时序逻辑电路
组合逻辑电路的特点：只由逻辑门电路组成，它在某一时刻 的输出状态仅由该时刻的输入信号状 态决定。
时序逻辑电路的特点：由逻辑门、触发器构成，它在某一时 刻的输出状态不仅与该时刻的输入 信 号有关,还与电路原来的输出状态有关。
(4) S = R = 0
S0 &
禁用
• 1Q
R 0 & •1 Q
功能表
SRQ
1 00 0 11 1 1 不变 0 0 不定，禁止
特征表
S R Qn Qn+1
110 0 111 1 101 0 100 0 010 1 011 1 0 0 0 禁用 0 0 1 禁用
《电工电子技术基础与技能》
二、 同步RS触发器
&
&
CP K
注意：触发器接受的是CP下降沿到来之前的J、K信号， 而CP下降沿到来后的J、K信号因CP为0而被封锁。
《电工电子技术基础与技能》
由 Qn1 JQ n KQn 可得： （1）J=K=0，
Qn+1= Qn （2）J=0，K=1
Qn+1= 0
（3）J=1，K=0 Qn+1= Qn+Qn=1
&C
S
CP
R
S R；Qn+1=S =Qn
计数器状态表
CP QC QB QA
00
0
0
10
0
1
20
1
0
30
1
1
41
0
0
5
101
61 1
0
71 1
1பைடு நூலகம்
800 0
存在的问题：空翻现象
《电工电子技术基础与技能》
三、边沿触发器
边沿触发器是在时钟信号的某 个边沿(上升沿或下降沿)才能 响应输入信号引起翻转的触发 器，从而提高了工作的可靠性 和抗干扰能力。
（4）J=K=1 Qn+1=Qn