实验一 模拟锁相环模块一、实验原理和电路说明模拟锁相环模块在通信原理综合实验系统中可作为一个独立的模块进行测试。

在系统工作中模拟锁相环将接收端的256KHz 时钟锁在发端的256KHz 的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。

f 0=256K H z 64K H z U P 04U P 03B U P 02U P 01512K H z 分频器÷4分频器÷8H D B 3环路滤波器放大器图 2.1.1 模拟锁相环组成框图T P P 02T E S T 跳线器K P 02V C O T P P 03T P P 06T P P 04T P P 05256K b itp sT P P 07带通滤波器T P P 01U P 03A 64K H z 该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D 触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz ）组成。

在UP01内部有一个振荡器与一个高速鉴相器组成。

该模拟锁相环模块的框图见图2.1.1。

因来自发端信道的HDB3码为归零码，归零码中含有256KHz 时钟分量，经UP03B 构成中心频率为256KHz 有源带通滤波器后，滤出256KHz 时钟信号，该信号再通过UP03A 放大，然后经UP04A 和UP04B 两个除二分频器（共四分频）变为64KHz 信号，进入UP01鉴相输入A 脚；VCO 输出的512KHz 输出信号经UP02进行八分频变为64KHz 信号，送入UP01的鉴相输入B 脚。

经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。

正常时，VCO 锁定在外来的256KHz 频率上。

模拟锁相环模块各跳线开关功能如下：1、跳线开关KP01用于选择UP01的鉴相输出。

当KP01设置于1_2时（左端），选择异或门鉴相输出，环路锁定时TPP03、TPP05输出信号将存在一定相差；当KP01设置于2_3时（右端），选择三态门鉴相输出，环路锁定时TPP03、TPP05输出信号将不存在相差，详情请参见4046器件性能资料。

调整电位器WP01可以改变模拟锁相环的环路参数。

2、跳线开关KP021是用于选择输入锁相信号：当KP021置于1_2时（HDB3：左端），输入信号来自HDB3编码模块的HDB3码信号；当KP021置于2_3时（TEST：右端）选择外部的测试信号（J007输入），此信号用于测量该模拟锁相环模块的性能。

在该模块中，各测试点的定义如下：1、TPP01：256KHz带通滤波器输出2、TPP02：隔离放大器输出3、TPP03：鉴相器A输入信号（64KHz）4、TPP04：VCO输出信号（512KHz）5、TPP05：鉴相器B输入信号（64KHz）6、TPP06：环路滤波器输出7、TPP07：锁定指示检测（锁定时为高电平）二、实验仪器1、J H5001通信原理综合实验系统一台2、20MHz双踪示波器一台3、函数信号发生器一台三、实验目的1、熟悉模拟锁相环的基本工作原理2、掌握模拟字锁相环的基本参数及设计四、实验内容准备工作：将输入信号选择开关KP02设置在TEST位置，鉴相输出开关KP01设置在2_3位置（右端）。

1.VCO自由振荡频率测量（1）将测试信号输入端口J007接地，把函数信号发生器方式设置为记数（频率计功能），闸门时间放在100ms或1s，测量TPP04监测点的VCO输出振荡频率f0。

记录闸门每次闪动的频率读数（其读数不太稳定）。

（2）求出VCO在频率512KHz时的短期频率稳定度（△f/ f0）。

2.锁定状态观测（1）用函数信号发生器从测试信号输入端口J007送入一个256 KHz的TTL方波信号。

用示波器同时测量鉴相器输入A、B脚的波形TPP03、TPP05的相位关系。

环路锁定该两信号将不存在相差。

观察示波器可知，两信号不存在相位差。

（2）将鉴相输出开关KP01设置在1_2位置（左端），重复上述测量步骤。

环路锁定该两信号将存在相差。

观察示波器可知，两信号存在相位差。

3.锁定频率测量和分频比计算将函数信号发生器设置在记数状态（频率计）。

参见图2.1.1模拟锁相环模块的框图，测量各频率。

记录测量结果，计算分频比。

4.环路锁定过程观测用函数信号发生器从测试信号输入端口J007送入一个256KHz的TTL方波信号。

用示波器同时观测TPP03、TPP05的相位关系，测量时用TPP03同步；反复断开和接入测试信号，让锁相环进行重新锁定状态。

此时，观察它们的变化过程（锁相过程）。

此步骤我们注意观察了示波器的波形变化，图像没记录。

5.锁定检测信号观测将跳线器KP01设置在2_3位置（由端），用函数信号发生器产生一个256KHz的TTL 信号送入数字数字信号测试端口J007，用示波器观测锁定检测点TPP07点的波形。

调整函数信号发生器输出频率使环路失锁和锁定，记录TPP07点的波形变化。

a.当输入信号为256KHz的TTL信号时，TPP07的波形如下：b.当输入TTL信号的频率逐步变大时，TPP07的波形如下：c..当输入TTL信号的频率逐步变大时，TPP07的波形如下：6.同步带测量：（备注：蓝色图形为J007的波形，红色为TPP04的波形）（1）用函数信号发生器产生一个256KHz的TTL信号送入数字信号测试端口J007。

用示波器同时测量J007、TPP04的相位关系，测量时用J007同步；正常时环路锁定，该两信号应为同步。

（2）缓慢增加函数信号发生器输出频率，直至J007、TPP04两点波形失步，记录下失步前的频率。

在调节函数信号发生器输出频率过程中得失步前的频率为：f=343.1Hz。

（3）调整函数信号发生器频率为256KHz，使环路锁定。

缓慢降低函数信号发生器输出频率，直至J007、TPP04两点波形失步，记录下失步前的频率。

在调节函数信号发生器输出频率过程中得失步前的频率为：f=184.4Hz。

（4）计算同步带。

根据（2）和（3）的结果可得，同步带为：B1=343.1Hz—184.4Hz=158.7Hz。

7.捕捉带测量（1）用函数信号发生器产生一个256KHz的TTL信号送入数字信号测试端口J007。

用示波器同时测量J007、TPP04的相位关系，测量时用J007同步；正常时环路锁定，该两信号应为同步。

（2）增加函数信号发生器输出频率，使J007、TPP04两点波形失步；然后缓慢降低函数信号发生器输出频率，直至J007、TPP04两点波形同步。

记录下同步一刻的频率。

在调节函数信号发生器输出频率过程中得同步一刻的频率为：f=184.4Hz。

（3）降低函数信号发生器输出频率，使J007、TPP04两点波形失步；然后缓慢增加函数信号发生器输出频率，直至J007、TPP04两点波形同步。

记录下同步一刻的频率。

在调节函数信号发生器输出频率过程中得同步一刻的频率为：333.6Hz。

（4）计算捕捉带。

根据（2）和（3）结果可得，捕捉带为：B=333.6Hz—184.4Hz=149.2Hz。

8.VCO压控灵敏度测量用函数信号发生器产生一个256KHz的TTL信号送入数字信号测试端口J007，将示波器放在DC输入位置，示波器幅度显示设置＜500mv/DIV，用示波器检测VCO输入的压控电压（TPP06）。

缓慢增加函数信号发生器输出频率到276KHz，记录此时TPP05的电压值V1；缓慢降低函数信号发生器输出频率到236KHz，记录此时TPP05的电压值V2。

计算压控灵敏度：40KHz/（V1-V2）。

亦可用数字三用表测量TPP06点的直流电压。

五、实验总结1、根据环路参数，解释为什么TPP04的波形存在抖动？在锁相环环路中，各基本噪声源产生的噪声不仅会影响信号的幅度，还会影响信号的相位，即会产生一定程度的相位抖动。

一般来说，锁相控制总是滞后于输出而实现的，因此抖动总是不可避免的，但是可以通过一定的途径来减弱。

锁相环是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收到的信号进行处理，并从其中提取某个时钟的相位信息。

或者说是对于接收到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的。

锁相环电路因其具有环路跟踪功能和易于集成等优点得到了广泛的应用。

在本次实验中对锁相环的两个重要的参数进行了实际测量与分析。

锁相环的同步带定义为在频率的增大和减小时失步一刻的频率临界值之差，捕捉带则是失步后再次恢复同步一刻的临界值之差。

通过此次实验发现二者的关系是同步带包含捕捉带。

实际上，环路闭合后能自动进入锁相状态的输入信号频率最大变化范围的二分之一就是捕捉带，环路能保持锁定的输入信号频率最大变化范围的二分之一就是同步带，捕捉带小于同步带，在实验中也得到了验证。

捕捉带和同步带是影响锁相环性能的两个重要参数：前者影响入锁的可靠性，后者决定入锁后相位误差的大小。

因此希望实际的锁相环的该两项参数值尽可能大。

自己的感受：这是通信原理课的第一次实验，刚开始不是很熟悉数字示波器的使用，都不知如何存储波形，但在实验过程中，通过和周围同学的探讨和老师的指导，基本懂得了如何使用。

希望以后的实验能更好地完成，弄清楚各实验的基本原理。