（3.2）
即横向扩散因子m=0.55
基区扩散电阻的横截面
• 实际基区扩散电阻的计算公式
(1)考虑了端头、拐角及横向扩散三项修正后，基区扩散电阻的计算公式为：
R


RS

W
L 0.55X
jc

2k1

nk
2

电阻衬底高电位端
(2)当L>>W时，可不考虑K1；当W>>Xjc时，可不考虑横向修正m，此时
R

RS

L W
nkR引2出线
be c
（4）薄层电阻值Rѕ的修正
一般情况下，Rѕ是在硼再分布以后测量的，以检测扩 散工艺的质量。基区扩散后还有多道高温处理工序（如氧 化、磷扩散等），杂质会进一步往里面推进，同时表面的 硅会进一步氧化，所以整个工艺完成后，实际的Rѕa比原来 的Rѕ高。
（1）设计规则决定的最小扩散条宽
设计规则：是从工艺中提取的、为保证一定成品率而规定的一组最小尺寸，制 定设计规则的时候主要考虑制版、光刻等工艺可实现的最小线宽、最小图形间距、 最小可开孔、最小套刻精度等。设计扩散电阻的最小扩散条宽时，必须符合设计规 则。
（2）工艺水平和电阻精度要求所决定的最小线宽
制造基区扩散电阻的工艺过程中，会引入 随机误差，由3.1式进行估算。
L
R RS W
3.1
根据误差理论：
R RS L W R RS L W
目前工艺条件下，△Rѕ/Rѕ可控制在±（由5于～10）Rs%已之经内确。目定前，工所艺以条控
件下，△Rѕ/Rѕ可控制在±（5～10）%之内。△W、R△s L主要来自制版、光刻
电感器：一般由多匝线圈构成，不宜集成，小电感量特殊情况可集成
互连线
•集成电路中的无源器件特点：
•制作工艺：最好与NPN管或MOS管工艺兼容。
•集成电阻器和电容器优点：元件的匹配及温度跟踪较好。
• 集成电阻器和电容器的缺点： 1、精度低（±20%），绝对误差 大； 2、温度系数较大； 3、制作范围有限； 4、占用芯片面积大，成本高。
最宽处WS≈W+2×0.8Xjc
② 杂质浓度在横向扩散区表面与扩散窗口
正下方的表面区域不同，浓度由窗口处
Nѕ≈6×1018㎝-3逐步降低到外延层处杂质浓
度Nepi≈1015～1016㎝-3。假定横向扩散区的
纵向杂质分布与扩散窗口正下方的纵向杂质
分布相同。此时基区扩散电阻有效宽度Weff 为：
Weff=W+0.55xjc
集电结寄生电容（集电结 零偏单位面积电容CjA0小， 击穿电压﹥20V）
NPN管中的无源寄生元件
* 发射区扩散层-隔离扩散层-隐埋层结构
发射区扩散层—隔离扩散层—隐埋层结构，这种电容实际上是 两个电容并联，所以可以增大CjA0。但由于存在P﹢N﹢结，击穿电 压只有4～5V。另外由于隔离（衬底）结面积较大，所以CjS也较大， 为减小CjS影响，应降低所使用结上的反偏电压，使结电容提高， 提高衬底电压，减小CjS。
（6） 离子注入电阻，薄层电阻RSBI=0.1-20kΩ /□，由于离子注入对掺 杂浓度控制精度高，所以制作电阻精度高，适合制作高精度电阻。
•基区扩散电阻：
电阻体
电阻电 位高端
PN结隔离
基区扩散电阻结构示意图
P型衬底接低电位
• 阻值估算
R=Rѕ L/W
3.1
Rѕ为基区扩散层薄层电阻，W、L为电阻器的宽度和长度。薄层电阻 的扩散是同NPN管的区扩散同时进行的，Rѕ由NPN管的设计决定，只要 芯片上NPN管的参数确定了，Rѕ就确定了。所以说设计基区扩散电阻主 要就是设计电阻的几何尺寸，即确定W和L；另一种表示方法：确定“方 数L/W”与“条宽W”。
所以集成电路设计中应多用有 源器件，少用无源器件
NPN晶体管
串联电阻
基区扩 散电阻
3.1 集成电阻器 集成电路中的电阻分类 ：
无源电阻
通常是合金材料或采用掺杂半导体制作的电阻
有源电阻
将晶体管进行适当的连接和偏置，利用晶体管的不同的工作区所表现 出来的不同的电阻特性来做电阻。
• 无源电阻器分类
合金薄膜电阻 采用一些合金材料沉积在二氧化硅或其它介电材料表面，通过光刻
形成电阻条。常用的合金材料有： （1）钽（Ta）； （2）镍铬（Ni-Cr）； （3）氧化锌SnO2；（4）铬硅氧CrSiO。
多晶硅薄膜电阻
掺杂多晶硅薄膜也是一个很好的电阻材料，广泛应用于硅基集成电 路的制造。
掺杂半导体电阻
△ Rѕ1/Rѕ1≈△Rѕ2/Rѕ2 ，△W1≈△W2 此时两电阻比的精度可达±0.2%以内。
要求匹配的电阻图形结构
（3）流经电阻的最大电流决定的WR，min
任何器件都有功耗限制，对于扁平封装和TO型封装的集成电路，室温 下要求电阻的单位面积最大功耗为：
PA，max≦5×10-6W/um2
电阻单位面积功耗为 ：
100 1500
50 1000
如果电路的某些特性取决于电阻的比值，则电阻比的温度系数可以 降低到200×10-6/℃。因为此时两电阻的载流子迁移率、结深、掺杂浓度 等相同，电阻比只取决于两电阻的L/W之比。所以在设计集成电路时，应 尽量采用电路特性只与电阻比有关的电路形式。
•集成电容器
集成电容器单位面积电容量CA较小，而C=ACA，若达到一定容量，需 要较大面积A。
I 2R
PA WL
将
R

RS
L W
代入得：
PA

I 2 RS W2
所以可得受电流限制的最小条宽为：
WR,min I max
ቤተ መጻሕፍቲ ባይዱ
RS PA,m a x
•基区扩散电阻的温度系数TCR
电阻温度系数TCR是指温度每升 高1℃时，阻值相对变化量：
RS(Ω /□) TCR(10-6/℃)
300 2800
200 1900
公式3.1是一个长方形电阻的计算公式，实际上有很多因素会影响阻 值。
* 影响阻值因素：引出端、拐角处的电流密度不均匀分布、基区杂质横 向扩散引起的条宽增大等。
• 设计时减小误差的办法
（1）端头修正
0.8
0.5
引线端头处电力线弯曲，从
0.9
引线孔流入的电流，绝大部分
5μm
10μm
0.6
电流从引线孔正对电阻条一边
第三章 集成电路中的无源器件
•有源器件
三极管：NPN、PNP
场效应管：N沟道（增强型、耗尽型）；P沟道（增强型、耗尽型）
二极管：普通二极管、稳压二极管、肖特基二极管、变容二极管、 发光二极管
•无源器件
电阻器 电容器
分立元件电阻器：碳膜、金属膜、绕线等，又分 为固定分和立可元变件两电种容类器型：；电解电容器，一般制作容量比 较大的电容；薄膜电容器；瓷片电容器。
•双极IC中常用的MOS电容器
双极IC中常用的MOS电容器如图所 示 上电极：铝膜 介质：薄SiO2层，厚度大于1000Å （对工艺要求高，额外工艺制作， 其他工艺通同NPN管） 下电极：N+发射区扩散层
等效电路
R是下电极N+发射区扩散层电阻，为提高 MOS电容器的Q值（品质因数，评价回路损耗 的指标），必须减小R值，所以一般制成方形， 以减小R的方数（L/W），使阻值下降。
•MOS电容器特点
1、单位面积电容值CA较小（CA=3.1~6.2×10-4pF/μ m2），所以占用芯片 面积大； 2、击穿电压高，BV﹥50V； 3、温度系数TCC小，约为20×10-6/℃； 4、下电极用N+发射区扩散层时，MOS电容值基本上与电压大小及电压极 性无关； 5、单个MOS电容误差△C/C较大，±20%，匹配误差可小于±10%； 6、Cjs大，可增大衬底电压来减小。
0.9
0.6
流入，从侧面和背面流入很少，
0.3
端头引入附加电阻，使阻值增
20μm
0.1
大。所以引入端头修正因子K1， 0.4
15μm
30μm
~0
K1取值采用经验值。
K1=0.5方，表示整个端头电阻
0.4
50μm
~0
对总电阻贡献相当于0.5方，对
于大电阻，L>>W，K1可忽略 不计。
不同电阻条宽和端头形状的 端头修正因子
（1） 基区扩散电阻{双极IC中用的最多的电阻}，其薄层电阻（方块电 阻）RSB=100-200Ω /□，阻值范围50Ω -50KΩ ；
（2） 发射区扩散电阻，薄层电阻RSE≈5Ω /□； （3） 埋层电阻，薄层电阻RS，BL≈20Ω /□
（4） 基区沟道电阻，薄层电阻RSB1=5-15kΩ /□； （5） 外延层电阻，薄层电阻RSB1≈2kΩ /□；
的随机误差，实际工艺中△L=△W，对于大阻制值Δ电W阻就L可>>W以，控所制以电可阻以忽的略精
△L/L，于是有：
度
R RS W R RS W
例如，工艺水平可使|△W|=1um，要求△W所引起的误差|η|≦10%，则WR，min为
W
WR, min 10m
如果精度要求不高，例如|η|=20%，而|△W|仍为1um，则WR，min≧5um.即可。
（2）拐角修正因子
对于大电阻，由于Rѕ一定， 则L值较大，为充分利用芯片面 积或布图方便，常设计成折叠形 式，但拐角处电力线不均匀，实 测直角拐角对电阻值贡献相当于 0.5方，即拐角修整因子K2=0.5 方。
（3）横向扩散修整因子
横向扩散修整因子m主要 由以下两个因素决定：
① 由于存在横向扩散，所以基区扩散电阻实 际横截面不为矩形，而为图3-4所示图形。所 以实际宽度与设计宽度不符，表面处最宽。