TN C
+5V
vO vI
传输门的应用
传输门组成的数据选择器 C=0 TG1导通, TG2断开 L=X C=1 TG2导通, TG1断开 L=Y
& 1
IIL ：负载门的输入端为低电平 时，允许输入的电流。 n：负载门数目（与非门负载） 接入的输入端数目（或非门负载）
n &
…
m &
…
1
当VO=VOH 必须保证VOH≥VOH(min)，所以RP 要足够小，有一个最大值RP(max)。 +V DD RP
VDD IOZ ( total ) I IH(total) Rp VOH ( min )
3
逻辑门电路
3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 *3.3 射极耦合逻辑门电路 *3.4 砷化镓逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题 * 3.7 用VerilogHDL描述逻辑门电路
3.1 MOS逻辑门
3.1.1 3.1.2 3.1.3 3.1.4 3.1.5 数字集成电路简介 逻辑门的一般特性 MOS开关及其等效电路 CMOS反相器 CMOS逻辑门电路
ID电流方向:
流出漏极
S
开启电压VTP <0 1） VGS <VTP时导通（开关闭合） 2） VGS >VTP时截止（开关断开） 另：衬底B与S之间零偏或反偏。 BS可连在一起，或PMOS可将B 接电路的最高电位
3.1.3 MOS开关及其等效电路
当υI < VTN : MOS管截止， 输出高电平 当υI > VTN ：MOS管通过饱和区到达可变电阻区，输出 低电平
逻辑真值表
vi
D1
vO
vi (A)
0 1
vO(L)
1
L A
S1 TN
0 逻辑图
A
1
L
2. 电压传输特性和电流传输特性
+VDD TP vi vO TN
电压传输特性
vO f ( vI )
3.CMOS反相器的工作速度
带电容负载
由于电路具有互补对称的性质，它的开通时间与关闭 时间是相等的。平均延迟时间：10 ns。
2）当c=1， c =0时 a、I=5V~3V 电路
C
5V
GSN=5V (－5V~+3V)=(10~2)V
GSN>VTN, TN导通
vO /vI
TP vI /vO
+5V 5V
b、I=3V~5V
GSP= 5V (－3V~+5V) =2V ~ 10V GSP > |VT|, TP导通 C、I=3V~3V TN导通，TP导通
vo
输入保护缓冲电路
基本逻辑功能电路
输出缓冲电路
例：CMOS逻辑门的缓冲电路
输入、输出端加了反相器作为缓冲电路，所以电路 的逻辑功能也发生了变化。增加了缓冲器后的逻辑功 能为与非功能
L A B A B
3.1.6 CMOS漏极开路（OD）门和三态输出门电路
1.CMOS漏极开路门 1）CMOS漏极开路门的提出
n & 1
…
m &
2.三态(TSL)输出门电路
VDD
X A 0 1
0 1EN
1
0 1 & 1 0 1
TP截止 导通 截止 L 0 1
≥1
截止 TN 导通 使能EN 1 1 0 输入A 0 1 × 输出L 0 1 高阻
0 1
1 L
A EN
逻辑功能：高电平有效的同相逻辑三态门
3.1.7 CMOS传输门(双向模拟开关)
+V DD & IOL(total) RP & IIL（total) & IIL & k
VDD IOL ( total ) I IL(total) Rp VOL (max)


R p(min)
VDD VOL (max) I OL ( total ) I IL(total)
n &
t PHL 输出
90% 50% 10%
tPLH
90%
tPLH或 tPHL(ns)
50% 10%
7
8
2.1
0.9
t
f
tr
4. 功耗
静态功耗：指的是当电路没有状态转换时的功耗，是电源总电流ID
与电源电压VDD的乘积。 动态功耗：指的是电路在输出状态转换时的功耗。 对于TTL门电路来说，静态功耗是主要的。 CMOS电路的静态功耗非常低。CMOS门电路动态功耗正比于 转换频率，也正比于电源电压的平方。
TN1
VSS
A TN2 B
L &
A B
(a)工作时必须外接电源和电阻; (b)与非逻辑不变 (c) 可以实现线与功能;
C D
&
L L1 L2 AB CD
AB CD
3) 上拉电阻对OD门动态性能的影响
Rp的值愈小，负载电容的充电时间 常数亦愈小，因而开关速度愈快。 但功耗大,且可能使输出电流超过允
5. 延时功耗积 是速度功耗综合性的指标.延时功耗积，用符号DP表示 DP=tPd PD
6. 扇入与扇出数
扇入数：取决于逻辑门的输入端的个数。
扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。
(a)拉电流负载：负载电流从驱动门流向外电路 (b)灌电流负载：负载电流从外电路流入驱动门
（a)带拉电流负载
vO /vI
vI /vO
1）当c=0， c =1时 c=0=-5V， c =1=+5V GSN= -5V (－5V到+5V)=(0到-10)V GSN< VTN, TN截止 GSP=5V (-5V到+5V)=(10到0)V GSP>0, TP截止
5V到+5V
C
5V
TN
开关断开，不能转送信号
电路带电容负载
VDD RP L
许的最大值IOL(max） 。
0
A
1
Rp的值大，可保证输出电流不能超 B
过允许的最大值IOL(max）、功耗小。 但负载电容的充电时间常数亦愈大， C 开关速度因而愈慢。
D
CL
因为OD门内没有电源，所以 无论输出电平为高或低，输出电 流均从外电路流入OD门 当VO=VOL， 必须保证VOL≤VOL(max)， 所以RP要足够大，有一个最小 值RP(min)。
TP2
L
T N1 T N2
0 1
1 0
1 1
0
0
导通 截止 导通 截止
N输入的或非门的电路的结构?
或非门
L A B
输入端增加有什么问题?
A B
≥1
3. 异或门电路
4.输入保护电路和缓冲电路 采用缓冲电路能统一参数，使内部逻辑不同的集成逻辑门电 路具有相同的输入和输出特性。
vi
基本逻辑 功能电路
+VDD +VDD
A
A
输出短接，在一定情况下会产 B
B
1
N1 T N2 T
生低阻通路，大电流有可能导
致器件的损毁，并且无法确定
0
输出是高电平还是低电平。
2）漏极开路门的结构与逻辑符号 电路 逻辑符号 漏极开路门输出连接
VDD RP L
+VDD
L
TP2
TP1
L
VDD RP A B C D & L
A
A BB
3.1.6 CMOS漏极开路门和三态输出门电路
3.1.7 CMOS传输门 3.1.8 CMOS逻辑门电路的技术参数
3.1.1
数字集成电路简介
1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。
2、逻辑门电路的分类
分立门电路
逻辑门电路 集成门电路
二极管门电路
三极管门电路
MOS门电路
NMOS门 PMOS门 CMOS门
vI
输入低电平的上限值 VIL(max) 输入高电平的下限值 VIH(min) 输出低电平的上限值 VOL(max)
输出 低电平
VOL(max) 0
输出高电平的下限值 VOH(min)
G 门 vO 范围
2. 噪声容限 表示门电路的抗干扰能力。
驱动
1 vo
噪声
vI
负载
1
负载门输入高电平时的噪声容限： VNH =VOH(min)－VIH(min)


R p(max)
VDD VOH (min) I OZ(total) I IH(total)
IOZ（total) & 1
&
IIH（total)
IOZ(total) ：全部OD门的输出高 电平时的漏电流总合。 IIH(total) ：=nIIH。
& 1
&
…
IIH ：负载门的输入端为高电平 时，允许输入的电流。 n： 接入的输入端数目
1. CMOS传输门电路 电路
C
逻辑符号
C
TP vI /vO
+5V 5V
vO /vI
vI /vO
TG
vO /vI
TN C
C
C 等效电路
υI / υO
υo/ υI
2、CMOS传输门电路的工作原理 电路
C
+5V
TP
+5V 5V
设TP:|VTP|=2V， TN:VTN=2V
I的变化范围为－5V到+5V。
3.1.4 CMOS 反相器
1.工作原理 VTN = 2 V +VDD