Dn－1＝Qn-1（Qn-2Qn-3…Q1Q0）
7．1．3．2 中规模同步计数器
可预置的四位二进制同步计数器（74161）
1．电路符号和引脚含义
(14) (13) (12) (11)
16个引脚的集成芯片
9个输入端，5个输出 端
(10)
T QA QB QC QD
(7)
Q2 00 01 11 10 00 1 0 1 10 1 0 1
Q1 Q0
Q2 00 01 11 10 01 0 0 1 11 0 0 1
7．1．3．1 同步计数器 1．同步二进制加计数器 用JK触发器实现n位二进制
同步加计数器，驱动方程 为： J0＝K0＝1 J1＝K1＝Q0 J2＝K2＝Q1Q0 J3＝K3＝Q2Q1Q0
1D
Q1
C1
1D
Q2
C1
Dout Q3 串行
输出
7．2．3．2 左移移位寄存器
串行
输出 Dout
1D
C1
移位 脉冲 CP
1D
Q0
C1
1D
Q1
C1
1D
Q2
C1
Din 串行 Q3 输入
7．2．3．3 双向移位寄存器
当M＝0时，右移 当M＝1时，左移
7．2．3．4 中规模集成移位寄存器
通用的双向移位寄存器（74194）
7D
8D
7．2．3 移位寄存器
移位寄存器不仅能寄存数据，而且对数据可进行移位； 4种不同的工作方式： 并行输入/并行输出； 并行输入/串行输出； 串行输入/并行输出； 串行输入/串行输出；
7．2．3．1 右移移位寄存器
串行
输入 Din
1D
C1
移位 脉冲 CP
1D
Q0
C1
1 1 1 ×× A B C D A
B
C
D
1 0 1 × 0 ×××× 0
QAn QBn QCn
1 0 1 × 1 ×××× 1
QAn QBn QCn
1 1 0 0 × × × × × QBn QCn QDn
0
1 1 0 1 × × × × × QBn QCn QDn
1
1 0 0 × × × × × × QAn QBn QCn QDn
1
P
74161
OC
CP
Cr LD A B C D
1 1 × ×× ×
2）构成十进制计数器
i)采用反馈复位法
1
T QA QB QC QD
1P
&
74161
OC
CP
Cr LD A B C D
1 × ×× ×
ii)采用反馈预置法（一)
1
T QA QB QC QD
1P
&
74161
OC
CP
Cr LD A B C D
000
001
010
011
111
110
101
100
Q2
Q1
Q0
Q2n+1 Q1n+1 Q0n+1
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
1
0
0
1
0
0
1
0
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
0
0
0
推广到n位二进制计数器
Q1 Q0
Q2 00 01 11 10 00 0 1 0 11 1 0 1
Q1 Q0
第七章 常用中规模时序逻辑电路
7．1 计数器 7．2 寄存器和移位寄存器 7．3 脉冲序列信号发生器
计数器
7．1．1 计数器的概述
7．1．1．1 计数器概念－模的概念 7．1．1．2 计数器分类
7．1．2 异步计数器
7．1．3 同步计数器

7．1．1 计数器的概述
QA
QA QB QC QD CPA 7490 CPB
CPA M=2
ii)一位五进制计数器
QA QB QC QD CPA 7490 CPB
QBQCQD
(最低位)
(最高位)
M=5 CPB
2）构成十进制计数器 8421码
QA QB QC QD CPA 7490 CPB
最低位 QA (LSB) 计数脉冲
& 1
4）构成二十四进制计数器 *5）构成1000分频器
7．1．3同步计数器
7．1．3．1 同步计数器
1．同步二进制加计数器 2．同步二进制减计数器 *3．同步二进制可逆计数器
7．1．3．2 中规模同步计数器
1．电路符号和引脚含义 2．逻辑功能 3．应用
分别用J-K 触发器和D触发器设计一个三位二进制加计数器。
输入
输出
CP Cr LD P T A B C D QA QB QC QD
× 0 ××××× ×× 0 0 0 0
1 0 ××A B C D A B C D
× 1 1 0 ××× ××
保持
×1 1 × 0 ××××
保持
1 1 1 1 ××××
计数
异步清零 同步预置 保持 计数 当同步计数器加到“1111”时，OC=TQAQBQCQD=1
74161工作原理波形图
Cr 清除 Ld 置入
数 D0 据 D1 输 D2 入 D3
CP 时钟
P 允许 T 允许
Q0 输 Q1 出 Q2
Q3
串行进位
输出 Occ
异步 同步 同步 13 14 15 0 1
清除 清除 预置
计数
禁止
3．应用 1）构成十六进制计数器
1
T QA QB QC QD

7．2．3．4 中规模集成移位寄存器

1．电路符号和引脚含义

2．逻辑功能

3．应用
7．2．1 锁存器（暂存器）
采用钟控触发方式的触发器，由电位信号控制，存在空翻现象。 八位锁存器（74373）－双拍工作方式
1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q
“
0”
输出
控制
使能 G
Q D
Q D
Q D
Q D
Q D
二－五－十进制异步计数器（7490）
1．电路符号与引脚符号
(12) (9) (8) (11)
QA QB QC QD
(14)
CPA
7490
(1)
CPB
S91 S92 R01 R02
(6) (7) (2) (3)
14个引脚的集成芯片 6个输入端，4个输出端 QAQBQCQD为数据输出端 S91和S92 为直接置位端 R01和R02为直接复位端 CPA和CPB分别为脉冲输入
P
74161
OC
(2)
CP
QAQBQCQD为数据输出端
CP为脉冲输入端 (15) T和P为使能输入端
电源VCC（16脚）
Cr LD A B C D
地GND（8脚）
OC为溢出进位输出端
(1) (9) (3) (4) (5) (6)
Cr 为异步清零端
LD为同步预置端
2．逻辑功能
M=2
CPA
QBQCQD 最高位 (MSB)
M=5
5421码
QA QB QC QD CPA 7490 CPB
QBQCQD 最低位 (LSB)
计数脉冲 CPB
M=5
QA 最高位 (MSB)
M=2
CPA
3）构成九进制计数器（采用反馈复位法）
0000
1001
QA QB QC QD CPA 7490 CPB S91 S92 R01 R02
1
T QA QB QC QD
1
P
74161
OC
CP
Cr LD A B C D
1
0 01
7．2 寄存器和移位寄存器
寄存器和移位寄存器是常用的时序逻辑电路，能接受、发送 和存放数据，具有记忆、清零、预置等功能，而且能对数据 进行移位。
每个触发器能存放一位二进制数，n个触发器能存放n位数据。 寄存器的三个基本特征：数据存得进，记得住，取得出。 四位基本的寄存器：
端 电源VCC（5脚） 地GND（10脚）
逻辑功能
输入
输出
CP R01 R02 S91 S92 QA QB QC QD
1 1 0×0 0 0 0
×1 1×0 0 0 0 0
×× 1 1 1 0 0 1
×0×0
0×0× 0 ×× 0
计数
×0 0×
直接复位 置9
计数
2．应用 1）构成二进制和五进制计数器 i)一位二进制计数器
1.按计数的功能来分：加法、减法和可逆计数器 2.按进位基数来分：二进制计数器和非二进制计数器 3.按计数的进位方式（脉冲输入方式）：同步（并行）和
异步（串行）
7．1．2 异步计数器
7．1．2．1 异步二进制计数器 1．异步二进制加计数器 2．异步二进制减计数器 *3．异步二进制可逆计数器
Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0
用D触发器实现n位二进制 同步加计数器，驱动方程 为：