N进制
M进制
N M
N
M
第6章 常用时序逻辑电路及MSI时序电路模块的应用
N>M
原理：计数循环过程中设法跳过N－M个状态。
具体方法：置零法
置数法
异 步 置 零 法 同 步 置 零 法
异 步 预 置 数 法 同 步 预 置 数 法
第6章 常用时序逻辑电路及MSI时序电路模块的应用
同步置零和异步置零法 例：将同步十六进制计数器74163→十二进制计数器 同步置0法，如双线所示，实现如下图所示
第6章 常用时序逻辑电路及MSI时序电路模块的应用
例：用两片74160接成一百进制计数器
并行进位法
串行进位法
第6章 常用时序逻辑电路及MSI时序电路模块的应用
②M不可分解 采用整体置零和整体置数法：
先用两片接成 M’> M 的计数器
然后再采用置零或置数的方法
第6章 常用时序逻辑电路及MSI时序电路模块的应用
图5―31 74160MSI （a）国标符号;（b）惯用模块符号
第6章 常用时序逻辑电路及MSI时序电路模块的应用
74160的CLR 是低电平有效的异步清零输入端, 它通过各个触发器的异步复位端将计数器清零,不受时 钟信号CLK的控制。74160其他输入、输出端的功能和 用法和74163的对应端相同。
异步置0 如虚线所示
第6章 常用时序逻辑电路及MSI时序电路模块的应用
置数法
例：将同步十进制计数器74160接成七进制计数器
同步预置数（如实线箭头所示），进位输出信号C由 S9状态译出，所L以D 反向后作为 所需的低电平。
第6章 常用时序逻辑电路及序电路模块的应用
N<M ①M=N1× N2 先用前面的方法分别接成N1和N2两个计数器。
第6章 常用时序逻辑电路及MSI时序电路模块的应用
1) 已有计数器的模N大于要构造计数器的模M 当已有计数器的模N大于要构造计数器的模M时, 要设法让计数器绕过其中的N-M 个状态,提前完成计数 循环,实现的方法有清零法和置数法。清零法是在计数 器尚未完成计数循环之前,使其清零端有效,让计数器提 前回到全0状态。 置数法是在计数器计数到某个状态时,给它置入一 个新的状态,从而绕过若干个状态。
图5―33 74191MSI四位单时钟同步二进制加/减可逆计数器 （a）国标符号;（b）惯用模块符号
第6章 常用时序逻辑电路及MSI时序电路模块的应用
LD是低电平有效的异步置数控制端。S 是使能
输入端,低电平有效。U /D是加/减控制端,当U/D=0时,
作加法计数;当U/D=1时,作减法计数。C/B是进位/借位
器件实例：74SN160 异步置0
CLK RD LD EP ET 工作模式 X 0 X X X 置0 1 0 X X 预置数 X 1 1 0 1 保持 X 1 1 X 0 保持（C=0） 1 1 1 1 计数
第6章 常用时序逻辑电路及MSI时序电路模块的应用
（3）任意进制计数器的构成方法
用已有的N进制芯片，组成M进制计数器，是 常用的方法。
CLR 是低电平有效的同步清零输入端; LD 是低电平
有效的同步置数输入端;EP和ET是两个使能输入端;D0、 D1、D2、D3是并行数据输入端;Q0、Q1、Q2、Q3是计 数器状态输出端;CO是进位信号输出端,当计数到1111 状态时,CO为1。
第6章 常用时序逻辑电路及MSI时序电路模块的应用
第6章 常用时序逻辑电路及MSI时序电路模块的应用
图5―36 用74163 （a）同步清零法;(b)同步置数法
第6章 常用时序逻辑电路及MSI时序电路模块的应用
【例5.2】 用74160构造八进制加法计数器。 解:74160是具有异步清零和同步置数功能的十进 制加法计数器,它的计数循环中包含10个状态。因此,用 74160构造八进制加法计数器时,要使它提前两个状态 结束计数循环,使状态0111的下一个状态改为0000而非 原来的1000,如图5―37所示。
保持不变。
当 CLR=1、LD=1 、ET=0,CLK上升沿到来时,计数
器的四个输出端保持不变,CO输出端被置零。
当CLR=1、LD=1 、EP=1、ET=1,CLK上升沿到来
时,电路按二进制加法计数方式工作。
第6章 常用时序逻辑电路及MSI时序电路模块的应用
2. 74160MSI计数器模块 74160是中规模集成8421BCD码同步十进制加法 计数器,计数范围是0~9。它具有同步置数、异步清零、 保持和十进制加法计数等逻辑功能。74160的国标符 号和惯用模块符号分别如图5―31（a）和（b）所示。
表5―9所示的功能表中列出了74163的工作模式：
当CLR=0 ,CLK上升沿到来时,计数器的四个输出 端被同步清零。
当 CLR=1、LD=0
,CLK上升沿到来时,计数
器的四个输出端被同步置数。
当 CLR=1、LD=1
、EP=0、ET=1,CLK上
升沿到来时,计数器的四个输出端保持不变,CO输出端也
表5―10是74160的功能表,它和表5―9所示的 74163功能表基本相同。不同之处为:74160是异步清 零而74163为同步清零;74160是十进制计数而74163为 二进制计数。74160的时序图如图5―32所示。
第6章 常用时序逻辑电路及MSI时序电路模块的应用
表5―10 74160MSI四位同步十进制加法计数器功能表
第6章 常用时序逻辑电路及MSI时序电路模块的应用
表5―9 74163MSI四位同步二进制加法计数器功能表
第6章 常用时序逻辑电路及MSI时序电路模块的应用
图5―30 74163MSI四位同步二进制加法计数器的时序图
第6章 常用时序逻辑电路及MSI时序电路模块的应用
在图5―29中,CLK是时钟脉冲输入端,上升沿有效;
整体置数 （同步）
第6章 常用时序逻辑电路及MSI时序电路模块的应用
6.4 同步时序逻辑电路的设计方法
6.4.1 简单同步时序逻辑电路的设计 设计的一般步骤
一、分析设计要求，找出电路应有的状态转换图或状态转换表 1. 确定输入/输出变量、电路状态数。 2. 定义输入/输出逻辑状态以及每个电路状态的含义，并将电路状态顺序进
计数范围是0~15。它具有同步置数、同步清零、保持 和二进制加法计数等逻辑功能。图5―29（a）和（b） 分别是它的国标符号和惯用模块符号;表5―9为功能表; 图5―30是它的时序图。
第6章 常用时序逻辑电路及MSI时序电路模块的应用
图5―29 74163MSI四位同步二进制加法计数器 （a）国标符号;（b）惯用模块符号
输出端,计数器作加法计数且Q3Q2Q1Q0=1111时,C/B=1,
表示有进位输出;计数器作减法计数且Q3Q2Q1Q0
=0000时,C/B=1,表示有借位R输C出。 是串行时钟输
出端,用于多个芯片的级联扩展,在计数工作模S式
（ =0）下R,当C C/B=1时,
与计数脉冲相同。表
5―11为74191的功能表;图5―34是它的时序图。
图5―37 十进制加法转换为八进制加法的状态转换示意图
第6章 常用时序逻辑电路及MSI时序电路模块的应用
如果采用清零法,由于74160是异步清零,即当清
第6章 常用时序逻辑电路及MSI时序电路模块的应用
计数器模块的清零和置数功能有同步和异步两种 不同的方式,相应的转换电路也有所不同。
要让计数器绕过SM状态而从SM-1 状态转到另一 个状态时,如果是同步清零或同步置数方式,就要在SM1 状态时使计数器的同步清零端或同步置数端有效,这 样，在下一个计数脉冲到来时,计数器转为全0状态或 预置的状态而非SM状态，如果是异步清零或异步置数 方式,则要在SM状态时才使计数器的异步清零端或异 步置数端有效,此时，计数器立即被清零或置数,SM状 态只会维持很短的时间,不是一个稳定的计数状态。
例：用74160接成二十九进制
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
第6章 常用时序逻辑电路及MSI时序电路模块的应用
例：用74160接成二十九进制 整体置零 （异步）
N1和N2间的连接有两种方式： a.并行进位方式：用同一个CLK，低位片的进位输出作为高
位片的计数控制信号（如74160的EP和ET）
b.串行进位方式：低位片的进位输出作为高位片的CLK，两 片始终同时处于计数状态
第6章 常用时序逻辑电路及MSI时序电路模块的应用
例：用74160接成一百进制
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
第6章 常用时序逻辑电路及MSI时序电路模块的应用
【例5.1】 用74163构造十五进制加法计数器。 解 74163是具有同步清零和同步置数功能的四 位二进制加法计数器,它的计数循环中包含16个状态,因 此又称十六进制计数器。用74163构造十五进制加法 计数器就是要提前一个状态结束计数循环,使状态1110 的下一个状态改为0000而非原来的1111,如图5―35 所 示。
第6章 常用时序逻辑电路及MSI时序电路模块的应用
图5―32 74160MSI四位同步十进制加法计数器的时序图
第6章 常用时序逻辑电路及MSI时序电路模块的应用
3. 74191MSI计数器模块 74191是中规模集成四位单时钟同步二进制加/减可 逆计数器,计数范围是0~15。它具有异步置数、保持、二 进制加法计数和二进制减法计数等逻辑功能。图5―33 （a）和（b）分别是它的国标符号和惯用模块符号。