CT74195功能表
R CP
0φ 1↑ 10 1↑ 1↑ K LD φ φ φφφ
0 d0…… d3 φ φ
1φ
φφφ
1φ
φ0 1
1φ
φ0 0
1φ
φ1 1
1φ
φ1 0
输出 Q0 Q 1 Q 2 Q 3 Q3
0000 1 d 0 d 1 d 2 d 3 d3 Q00 Q 10 Q20 Q30 Q30 Q 0n Q0n Q 1n Q2n Q2n 0 Q 0n Q 1n Q2n Q2n 1 Q 0n Q 1n Q2n Q2n Q0n Q0n Q 1n Q2n Q2n
C Q3Q2Q1Q0
电路的状态方程：
QQQ102nnn
1 1 1

Q0 Q0 Q1 Q0Q1 Q0Q1Q2 Q0Q1Q2
Q3n1 Q0Q1Q2 Q3 Q0Q1Q2Q3
电路的状态状态转 换表及状态转换图见教 材P243，时序图为
由时序图可见
CP 2 fQ0 4 fQ1 8 fQ2 16 fQ3 也叫做分频器。
Q2n1 Q3n
Q1n1 Q2n
在CP脉冲的作用下，低位触发器的 状态送给高位，做高位的次态输出
左移寄存器
？ 欲存入数码1011，采用串行输入，只有一个数据输入端
1
1
0
1
解决的办法： 在 CP脉冲的作用下 ，依次送入数码 左移寄存器： 先送高位，后送低位 右移寄存器： 先送低位，后送高位
1、计数器的分类
按触发器翻转方式：同步和异步计数器 按编码方式：二进制、二—十进制、循环码 计数器等 按数字增减：加法、减法和可逆计数器 按计数容量：十进制、六十进制计数器等
返回
2、同步计数器
一、同步二进制计数器
① 同步二进制加法计数器 ② 同步二进制减法计数器 ③ 同步二进制可逆计数器
二、同步十进制计数器
如果用T/触发器构成同步计数器时，则每次CP信号 到达时只能加到该翻转的那些触发器的CP输入端上， 而不能加到那些不该翻转的触发器。
结论
当计数器用T触发器构成时，第i位触发器输入 端的逻辑式应为：
Ti Qi Q 1 i2 Q1Q0
Q0在每次输入计数脉冲时，都要翻转。
Ti Qi Q 1 i2 Q1Q0
输入
输出
CP D
QQ
φφ
保持
１1
10
1０
01
2、中规模寄存器74LS175
1.逻辑图
四个维持阻塞D触发器构成
2.功能:74LS175真值表
输入
输出
R CP D
QQ
０φ φ
01
１↑１
10
１↑０
01
１０φ
Q0 Q0
3、中规模寄存器CC4076
1.逻辑图
异步置0、输出三态控制、保持
2. CC4076功能:
１φ φ φ φ ０ ０ φ
Ｑ０ ０
d0 １ 0 Q1n Q1n
输 Ｑ1 ０ 保
d1 Q0n Q 0n Q2n
Q2n
保
出
Ｑ2 Ｑ3 ００
持
d2 Q 1n Q 1n Q 3n
d3 Q2n Q2n １
Q 3n 0
持
注：0--最高位 …... 3--最低位
三、四位双向移位寄存器CT74194
（一）逻辑符号 （二） 功能
由于该电路为一左移寄存器，数码输入顺序为：
1
0
1
1
欲存入数码1011即D1D2D3D4= 1011
CP
Q4
Q3
Q2
Q1
1
1(D1) ×
×
×
2
0(D2) 1(D1)
×
×
3
1(D3) 0(D2) 1(D1) ×
4
1(D4) 1(D3) 0(D2) 1(D1)
1
1 0
1
四位单向移位寄存器CT74195
1. 当R=0 时，异步清零 2. 当 MA ＝ MB ＝ １ 时 ， 并 行 送数 3. 当MA＝MB＝０时，保持
4. 当MA=1，MB=0时，右移 且数据从DSR 端串行输入
5. 当MA=0 、 MB=1 时，左 移且数据从DSL 端串行输入
§5.4.2 计数器
用来计算输入脉冲数目
分类 同步 异步 任意进制 移位寄存器型
§5.4 若干常用的时序逻辑电路
§5.4.1 寄存器 §5.4.2 计数器 §5.4.3 序列码发生器 §5.4.4 数字电子钟
小结
5.3.1 寄存器
寄存器的分类：
寄存器 移位寄存器
单向移位寄存器
双向移位寄存器
一、寄存器
1、中规模寄存器74LS75
1.逻辑图
四个同步RS触发器构成
2.功能:74LS75真值表
四位双向移位寄存器CT74194
CT74194功能表
输
入
R CP DSR D0 …… D3 MB MA DSL
０φ φ φ φ φ φ φ
１ ０φ φ φ φ φ φ
１ ↑ φ d0 …… d3 １ １ φ
１ ↑１ φ φ ０ １ φ
１ ↑０ φ φ ０ １ φ
１ ↑φ φ φ １ ０ １
１ ↑φ φ φ １ ０ ０
返回
一、同步二进制计数器
1、同步二进制加法计数器
原理：由二进制加法运算规则可知，在一个多位
二进制数的末尾加1时，若其中第i位以下各位 皆为1时，则第i位及以下各位均改变状态。
例：
1000 0111
＋
1
——————————
1000 1000
最低4位数都改变了状态，而高4位未改变。
原理
如果用T触发器构成同步计数器时，则每次CP信号 到达时，应使该翻转的那些触发器的输入控制端Ti＝1， 不该翻转的Ti＝0；
按照这一原理，即可设计一四位二进制同
步加法计数器。 各触发器的驱动方程：
T0 1
TT12
Q0 Q1Q0
T3 Q2Q1Q0
电路的输出方程：
C Q3Q2Q1Q0
将上式代入T触发器的
T0 1 特性方程得到
TT12

Q0 Q1Q0
T3 Q2Q1Q0
四位单向移位寄存器CT74195
（一）逻辑符号
（二） 功能
1. 清 零 ： R=0 时 ， 输 出 为 “0000”
2 送数：R=1，SH/LD=0时， 当CP 时，执行并行送数
3 右移：R=1，SH/LD=1时， CP 时，执行右移：
Q0由JK决定, Q0Q1， Q1Q2 ，Q2Q3
LDA+LDB=1 LDA+LDB=0 ENA=ENB=0 ENA+ENB=1 RD=0
装入数据 保持 输出允许 高阻 清0
74LS75、74LS175、CC4076均为并行输入—并行输出
二、移位寄存器
假设4是低位寄存器，1是高位寄存器
由D触发器的特性方程可知： Q4n1 D Q3n1 Q4n