成绩评定表课程设计任务书目录1 Multisim软件环境介绍：............................................... 4. 2课程设计的目的与作用..................................................... 5. 3课程设计的任务........................................................... 6.4 三位二进制减法计数器的设计（无效态： 000, 100） (6)4.1三位二进制减法计数器的设计原理 (6)4.2三位二进制减法计数器的设计过程 (6)5串行序列检测器设计过程（检测序列：1011）................................. 1 0 5.1检测器的原理： .. (10)5.2检测器的设计过程：.................................................... .1.1 6基于74191芯片仿真设计243进制减法计数器并显示计数过程. (17)6.1设计原理： .......................................................... 1.7 6.2设计过程： .......................................................... 1.7 7设计总结和体会........................................................... 1.9 8 参考献文 (20)1 Multisim 软件环境介绍:Multisim 是美国国家仪器（NI ）有限公司推出的以 Win dows 为基础的仿真工具，适用于板级的模拟/数 字电路板的设计工作。
它包含了电路原理图的图形输 入、电路硬件描述语言输入方式，具有丰富的仿真分 析能力。
工程师们可以使用 Multisim 交互式地搭建电路原理图，并对电路进行 仿真。
Multisim 提炼了 SPICE 仿真的复杂内容，这样工程师无需懂得深入 的SPICE 技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更 适合电子学教育。
通过 Multisim 和虚拟仪器技术，PCB 设计工程师和电子 学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这 样一个完整的综合设计流程。
NI Multisim 软件结合了直观的捕捉和功能强大的仿真，能够快速、轻松、 高效地对电路进行设计和验证。
凭借 NI Multisim ，您可以立即创建具有完整组 件库的电路图，并利用工业标准 SPICE 模拟器模仿电路行为。
借助专业的高级 SPICE 分析和虚拟仪器，您能在设计流程中提早对电路设计进行的迅速验证，从 而缩短建模循环。
与NI LabVIEW 和SignalExpress 软件的集成，完善了具有强 大技术的设计流程，从而能够比较具有模拟数据的实现建模测量。
一、 Multisim 的主窗口界面。
启动Multisim 10 后，将出现如图所示的界面。
jFMTlUWNTI窃 Nl Multisim' 10Multisim 10 启动画面醪g Mu -」1^pi _，鼻4 dAMCp. k<IV4H |*85 J^rriti 'wrtiLi mlf«ji：：(*B■:ES停口EULJU WPIJM丄IS EJD i*ftiH：4¥fia; ■n；b：j ^IKIHI0甲#丘1 母厲& ^■■■毗亠少-CI ICIL J* ■ NifWk^^ ~l P H Qi. ■<! 4k. €LII » w 4 i> t TT 43 m El ra r- H r * 吞T. J- ■OP R^-E-K - El - ■!- KJ-BE-B-HJ-菜单栏菜单栏位于界面的上方，通过菜单可以对Multisim的所有功能进行操作。
不难看出菜单中有一些与大多数Windows平台上的应用软件一致的功能选项，女口 File ， Edit ，View， Options ，Help。
此外，还有一些EDA软件专用的选项，如 Place， Simulation ，Transfer 以及 Tool 等。
三、工具栏Multisim 2001提供了多种工具栏，并以层次化的模式加以管理，用户可以通过View菜单中的选项方便地将顶层的工具栏打开或关闭，再通过顶层工具栏中的按钮来管理和控制下层的工具栏。
通过工具栏，用户可以方便直接地使用软件的各项功能。
顶层的工具栏有：Standard 工具栏、 Design 工具栏、Zoom 工具栏，Simulatio n 工具栏。
2课程设计的目的与作用一•课程设计的目的1）掌握数字电子技术在实际生活中的应用；2）更加深刻了解数字电子知识体系；3）通过本次设计熟悉软件平台、图形和文本输入、编辑、及仿真4）掌握计数器电路的分析，设计方法及应用；5 ）学会正确使用JK触发器；二.课程设计的作用1 ）学会了分析仿真结果的正确性，与理论计算值进行比较； 2）通过课程设计，加强了动手，动脑的能力；3课程设计的任务1） 三位二进制减法计数器（无效态：000,100） 2） 串行序列检测器（检测序列：1011） 3） 基于74191芯片仿真设计243进制减法计数器4三位二进制减法计数器的设计（无效态：000, 100）4.1三位二进制减法计数器的设计原理计数器是利用统计脉冲个数的电路，是组成数字电路和计算机电路的基本时 序部件，计数器按长短可分为：二进制，十进制和 N 进制计数器。
计数器不仅有 加法计数器，也有减法计数器。
如果一个计数器既能完成累加计数的功能，又能完成递减的功能，则称其为 可逆计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同 时翻转的计数器，叫做同步计数器。
4.2三位二进制减法计数器的设计过程1）总体设计过程图4.2（ a ）设计流程图2）减法器的状态图如下 4.2 （b ）（无效态：000,100）斗/O /0 /O /O /o111 ----- 10 ------ 01 ------ 11 ------ 101 ---- 001排列顺序：Q2Q ：Q 0/Y图 4.2(b)3) 选择触发器、求时钟方程、输出方程、状态方程及驱动方程 a 选择触发器：由于JK 触发器功能齐全、使用灵活，故选用 3个下降沿JK 触发器, 本实验中选用74LS112D 芯片。
b 求时钟方程：本实验中采用同步计数故CP o =CP=CP=CP c 求输出方程：本实验给的无效态为000、100 对应最小项为Q 0 Q 1Q 2和Q； Q： Q ；由图4.2 (b)所示状态图所规定的输出与现态之间的逻辑关系，可以直 接画出输出信号丫的方程d 求状态方程：根据输出信号的卡诺图可得到上述三触发器的卡诺图图4.2 (b)状态图可直接写出Q；1Q ；1Q；1的卡诺图由如图4.2(c)XXX111 010 001 XXX01111010101 11 10@0图4.2( c)次态Q n+1Q n+1Q n+1卡诺图00根据三个次态的卡诺图可得触发器的状态方程:」広迈乜0；H e；1 =谊E IIe求驱动方程：Q 1 = JQ ' kQ变换状态方程，并比较特性方程求驱动方程: 2 /司K运L上=歹W图4.2 (g)逻辑连线图图4.2 (h)仿真1114)画逻辑电路图:2.5 V5)仿真结果6 V 1 VlOOmsec 200mXI X32 5 V图4.2 (i)仿真1106）检查能否自启动:000 --------- 100 -*111无效态没有形成循环，所以能自启动。
7）实验结论：经过实验可知，满足时序图的变化，且可以进行自启动。
现态Q n为0,次态Q n+1与j有关与k无关，即当Q n+1由0变0时，j=0 ； Q n+1由0 变 1 时，j=1。
现态Q n为1,次态Q n+1与k有关与j无关，即当Q n+1由1变0时，k=1; Q n+1由1 变 1 时，k=0。
5串行序列检测器设计过程（检测序列：1011）5.1 检测器的原理：序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1,否则输出0。
由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。
在检测过程中，任何一位不相等都将回到初始状态重新开始检测。
5.2 检测器的设计过程:串行序列信号发生器的总体框图Y串行序列输出图5.2(a)串行序列信号发生器的总体框图1) 进行逻辑抽象建立原始状态图2) 进行状态分配，画出用二进制数编码后的状态表 3) 画出串行数据检测的状态图：图5.2 (b)串行检测器状态图4) 选择触发器、求时钟方程、输出方程、状态方程和驱动方程 a 选用两个CP 下降沿触发的边沿JK 触发器；b 采用同步故cp 0=CP 1=CP 2=CPc 求输出方程： 由状态图可见b 求状态方程：按图5.2 (b)所示状态图得规定，可画出如图 5.2(c)所示的电路次态的卡诺 图CP 输入脉冲串行序列信号发生器000010000000000XXX XXX XXX001XXX XXX XXX001000100011 10图 5.2 (c)触发器的次态卡诺图可根据上图分解得图5.2 (d) Q；的次态卡诺图图5.2 (f)Q；的次态卡诺图e 求状态方程由图5.2 (d)、5.2 (e)、5.2 (f)得状态方程为f 求驱动方程：CT 1二JQ1kQ ；变换状态方程，并比较特性方程求驱动方程:e ；1XXX0 X X0 0101 11 10n图5.2 (e ) Q 1的次态卡诺图D J=^Q：矿亍e：H0：K N；5)画逻辑电路图如下图5.2 (g)6)仿真结果:图 5.2 (g)图 5.2 (h)001(输入1)图 5.2 (i) 010 (输入 0)图 5.2 (j) 011输入 1)VW100(输入1)图 5.2 (k)图5.2 (l) 111输入1,序列被检测，输出1)图 5.2 (m) 输入、脉冲、输出时序图7 ）所设计的检测器均为有效态。
有上图可见，设计的电路能够良好的运行。
6基于74191芯片仿真设计243进制减法计数器并显示计数过程6.1 设计原理:1）74191功能表2）获得N进制计数器常用的方法有两种：一是用时钟触发器和门电路进行设计；二是用集成计数器构成。