1
工作特点：随CP的不断输入， 0 电路递减计数。（略）
0X 0X 1X 1X C Q3 Q2 Q1 Q0 CP RD 74LS161 EP LD D3 D2 D1 D0 ET
X0 X0 X1 X1
4、四位二进制可逆计数器74LS191
逻辑符号 C/B Q3 Q2 Q1 Q0 CPI S 74LS191 CPO LD D3 D2 D1 D0 U/D （二） 同步十进制计数器
1、写输出方程 2、写驱动方程 3、写状态方程 4、填状态转换表
5、画状态转换图 6、画时序波形图 7、分析其功能 8、检查自启动
二、举例
CP
试分析下图时序电路的逻辑功能。
1J Q1
1J Q2
1J Q3 &
1Y
C1
1K
Q1 &
C1 Q2 1K
C1 Q3 1K
解： 1）输出方程 Y = Q3Q2
2）驱动方程
一、同步计数器
(一) 同步二进制计数器
1、同步二进制加法计数器（四块T触发器组成）
C
Q3
Q2
Q1
Q0
&
C1 1N
C1 1N
C1 1N
C1 1N
CP
T3
T2
&
&
T1 T0=1
(1) 输出方程
C=Q3Q2Q1Q0
(2) 驱动方程
T0=1； T1=Q0； T2=Q1Q0； T3=Q2Q1Q0
(3)时序波形图
1
1110 1111
0111 1010
1000 1011
1001 0110
❖状态转换图（Q3Q2Q1Q0 / Y）
0000 /0 0001 /0 0010
/1
/0
0101 /0 0100 /0 0011
1100 1101
2、置位法： 利用第M个状态译码，使 LD=0，等下一个CP
脉冲过后，电路回到第一个循环状态。第M个状态为稳态。
❖ 状态转换图
Y=C=1
/0
1001 /0 0100 /0 0011
（Q3Q2Q1Q0 / Y）
（检查自启动情况略）
（二）M >N 的情况（用多片N进制计数器组合构成）
例1 试用两片74LS160构成百进制计数器。
1、连接线路
Y
C Q3 Q2 Q1 Q0 EP
LD 74LS160（2）ET
RD D3 D2 D1 D0 CP
011 01 10 1
向右移举例：
1 234
1 RD Q0 Q1 Q2 Q3 CP 10 DIR 74LS194 S1 0
DIL D0 D1 D2 D3 S0 1
功能表：
RD S1 S0 工作状态
0 x x 清零 1 0 0 保持 1 0 1 右移(向QD移) 1 1 0 左移(向QA移) 1 1 1 并行输入
S91 S92
&
CP0
CP1
R01 R02
&
Q0
FF0
S 1J
C1 1K R
Q1
FF1
1J C1
1K
≥1 R
Q2
FF2
1J C1
1K
≥1 R
Q3
FF3
S
& 1J
C1 1K R
❖ 功能说明（表1）
CP输入端 输出端 进制 输出状态 分频端
CP0
Q0
二
0、1 Q0为二分频端
CP1
Q3Q2Q1 五 000~100 Q3为五分频端
0
0
01
Q0
Q1
Q2
Q3
1D R 1D R 1D R 1D R
RD
D0
若输入：1
D1
D2
D3 CP
0
0
1
存数 指令
二、 移位寄存器
1、左移位电路组成 Q0 1D Q1 1D Q2 1D Q3 1D DIL
（从Q0 向Q3移)
C1
C1
C1
C1
DIL是左移数据输入端； FFA
FFB
FFC
FFD
Q0端是串行输出端；
第五章 时序逻辑电路
§5-1 概述 §5-2 时序逻辑电路的分析方法 §5-3 若干常用的时序逻辑电路 §5-4 时序逻辑电路的设计方法
§5-1 概述
时序逻辑电路的特点
1、功能特点 任一时刻的输出信号不仅取决于此时刻的输入信号， 而且取决于上一个时刻的输出状态。
2、电路特点 包含组合逻辑电路和存储电路；包含反馈电路。 反馈电路将存储电路的输出状态反馈到组合逻辑电路 的输入端，与输入信号一起共同决定电路的输出。
0
Y = Q3Q2
0
1
0
5）状态转换图
/0 000
Q3Q2Q1
/Y
/1 111
/1 110
6） 时序图
12 3 45 6 7 CP
t
Q1
00 t
Q2
10 t
Q3
10 t
Y
t
001 /0 010 /0 011
/0 101
/0 /0 100
7、分析电路的功能
随CP的输入，电路循 环输出七个稳定状态， 所以是七进制计数器。
状态转换图见下页
集成同步十进制可逆计数器有74LS190。
电路框图、功能表和74LS191相同。
74LS160的状态转换图（Q3Q2Q1Q0 ）
1100 1101
0000
0001
C=Q3Q0=1
1001
0010
0011 0100 1111
1110
1000
0111
0110
1010 1011
0101
二、异步计数器 1
CP
Q0Q1Q2Q3 端是并行输出端。
2、工作过程 例如：要移入D0D1D2D3
4个CP过后， D0D1D2D3移入
左移状态表 Q0 Q1 Q2 Q3 DIL X X X D0 D0 X X D0 D1 D1 X D0 D1 D2 D2 D0 D1 D2 D3 D3
CP顺序 1 2 3 4
4、集成移位寄存器74LS194
CP RD LD EP ET 工作状态
X 0 X XX
置零
1 0 XX
预置数
0 1
X 1 1 0 1 保持
X 1 1 X 0 保持（但C=0）
0000 C Q3 Q2 Q1 Q0 CP RD 74LS161 EP LD D3 D2 D1 D0 ET
XXXX
1 1 11
计数
例如：
3、同步二进制减法计数器
J1 = Q3Q2 ； J2 = Q1 ；
J3 = Q2Q1 ；
K1 = 1 K2 = Q3 Q1 K3 = Q2
Q1n+1 = J1Q1+K1Q1 =Q3Q2 Q1 =（Q3+Q2 ） Q1
3) 状态方程 Q2n+1 = J2Q2+K2Q2 =Q2Q1+Q3Q2Q1
Q3n+1 = J3Q3+K3Q3 =Q3Q2Q1+Q3Q2
1、异步二进制计数器 CP0
❖构成（以三位为例）
❖时序图
CP0 1
Q0
1J C1 CP1 1K FF0
2 34
Q1
Q2
1J
1J
C1 CP2 C1
1K
1K
FF1
FF2
5 67 8
❖计数状态
0
t
（在时序图上读）
Q0
(CP1)
0
t
2、异步十进制
Q1
tpd
计数器（略）
(CP2)
Q20
tpd
t
0
t
tpd
3、异步二——五——十进制计数74LS290
Y端的输出是此七进制 计数器的进位脉冲。
8、检查自启动 由状态转换表知， 此电路能自启动。
§5-3 若干常用的时序逻辑电路
5-3-1 寄存器和移位寄存器 5-3-2 计数器 5-3-3 顺序脉冲发生器
5.3.1 寄存器和移位寄存器
一、寄存器
1、电路结构 （用四块D触发器构成） 2、工作原理
存入： 01
❖ 连线图
Q3 Q2 Q1 Q0 0000
进位输出
&
0001 0010
Y C Q3 Q2 Q1 Q0 CP
0011 0100 跳 0101
LD 74LS160 EP RD D3 D2 D1 D0 ET 1
过 状
0110 0 1 1 1 LD=0
1001
态 1 0 0 0 置入 1001
0000 /0 0001 /0 0010
§5-2 时序逻辑电路的分析方法
❖ 重点讲同步时序逻辑电路的分析方法。
❖ 同步时序电路：构成电路的每块触发器的时钟脉冲来自同 一个脉冲源，同时作用在每块触发器上 。
❖ 异步时序电路：构成电路的每块触发器的时钟脉冲来自不 同的脉冲源，作用在每块触发器上的时间也不一定相同。
一、同步时序逻辑电路的分析步骤
例1：试用74LS160构成六进制计数器，用清零法。
❖ 状态转换表
CP Q3 Q2 Q1 Q0 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110
0000
或者 YY 00 00 00 00 01 11
RD=0
❖ 连线图 &
进位输出 &Y
C Q3 Q2 Q1 Q0 CP RD 74LS160 EP LD D3 D2 D1 D0 ET
CP1