数据选择器74x151的输入 的输入D0-D5接成 接成110100。计数器 数据选择器 的输入 接成 。计数器74x163 接成 0-5计数，并连接到 计数， 的选择输入端CBA，以选择 计数 并连接到74x151的选择输入端 的选择输入端 ，以选择74x151的 的 D0-D5作为输出，从而产生所需序列。 作为输出， 作为输出 从而产生所需序列。
3.1
利用D触发器设计一个110100序列信号发生器 利用D触发器设计一个110100序列信号发生器 110100
4、得到激励方程和输出方程 、
Q0* Q Q 1 0 00 01 Q2 0 1 1 1
11 10 1 d d
Q1 * Q Q 1 0 00 01 Q2 0 1 1
11 10 1 d d
类似， 类似，可以用计数器和多路复用器产生长度不大
的序列信号， 于8的序列信号，如“1000”、“111000”等。 的序列信号 、 等
3.3 用移位寄存器和反馈组合电路实现序列发生器
设计原理： 设计原理：
根据要产生的序列得到串行输入表 达式， 达式，再根据此表达式得到串行输入的电 这是一个组合电路， 路，这是一个组合电路，可以用逻辑门电 路实现， 路实现，也可以用译码器或者多路复用器 实现。 实现。
3.2 用计数器和多路复用器构成序列信号发生器 用计数器和多路复用器构成序列信号发生器
例：产生一个8位的序列信号 00010111 产生一个 位的序列信号 +5V
CLOCK 74x163 CLK CLR LD ENP ENT A B C D 74x151
0
EN A B C
QA QB QC QD RCO
• 利用扭环计数器构成“11110000”序列发生器 利用扭环计数器构成“11110000 序列发生器
—— 注意自校正（Johnson计数器 ） 注意自校正（Johnson计数器 +5V 74x194
CLOCK RESET_L CLK CLR S1 S0 LIN D C B A RIN
74x194的任何一位 的任何一位Q 的任何一位 输出（ 输出（如Q0）都可 ） 以实现“ 以实现“11110000” 序列。 序列。
3.3.1用D触发器构成的移位寄存器实现序列信号发生器 用 触发器构成的移位寄存器实现 触发器构成的移位寄存器实现序列信号发生器
例：产生一个8位的序列信号 00010111 产生一个 位的序列信号 解：因为序列长度为8，所以至少需要 个D触发器构成左移的移位 因为序列长度为 ，所以至少需要3个 触发器构成左移的移位 寄存器。 寄存器。 状态图： 状态图：Q2Q1Q0 000 100 001 110 010 111 101 011
补充： 补充：序列信号发生器 （sequence generator)
序列信号：在数字信号的传输和数字系统的测试中，有时需 序列信号：在数字信号的传输和数字系统的测试中， 要用到一组特定的串行数字信号， 要用到一组特定的串行数字信号，通常把这种串行数字信号 叫做序列信号。 叫做序列信号。 能够循环地产生序列信号的电路称为序列信号发生器。 能够循环地产生序列信号的电路称为序列信号发生器。 序列信号发生器 序列的长度：序列信号有多少位，就称序列长度为多少。 序列的长度：序列信号有多少位，就称序列长度为多少。 例如：序列为 例如：序列为00011，则序列长度为 。 ，则序列长度为5。
S3
Y=1
2、状态编码 、
000~101 表示 S0 ~ S5
3.1
利用D触发器设计一个110100序列信号发生器 利用D触发器设计一个110100序列信号发生器 110100
3、列状态转换输出表 、
* * * Q2Q1Q0 Q2 Q1 Q0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 Y 1 1 0 1 0 0
n1+L”接成要
置数法） 例：产生一个6位的序列信号 110100 （置数法） 产生一个 位的序列信号
74x163 74x151
+5V CLK
CLK CLR LD ENP ENT A B C D
0 +5V
QA QB QC QD RCO
EN A B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y
序列 信号 输出
数据选择器74x151的输入 的输入D0-D5接成 接成110100。计数器 数据选择器 的输入 接成 。计数器74x163 接成 0-5计数，并连接到 计数， 的选择输入端CBA，以选择 计数 并连接到74x151的选择输入端 的选择输入端 ，以选择74x151的 的 D0-D5作为输出，从而产生所需序列。 作为输出， 作为输出 从而产生所需序列。
1. 顺序脉冲发生器（1000…0类序列） 顺序脉冲发生器（ 类序列） 类序列
CLK Q0 Q1 Q2 Q3
1000
0001
0100
0010
有效状态
• 利用环形计数器器构成“1000”序列发生器 利用环形计数器器构成“1000 序列发生器
—— 注意自校正（环形计数器 ） 注意自校正（
1000
0001
CLOCK
0100
0010
有效状态
Q0 Q1 Q2 Q3
74x194的任何一位 输出（如 的任何一位Q输出 的任何一位 输出（ Q0）都可以实现“1000”序列。 序列。 ）都可以实现“ 序列
2. 用扭环计数器设计“11110000” 序列发生器 用扭环计数器设计“
CLK Q0 Q1 Q2 Q3 0000 1000 0001 1100 0011 1110 0111 有效圈 1111
QD QC QB QA
Q0 Q1 Q2 Q3
3. 任意序列信号发生器
• 例：设计一个 110100 序列信号发生器方法： 序列信号发生器方法：
– 利用 触发器设计 利用D触发器设计 – 利用计数器和多路复用器器设计 – 利用移位寄存器和反馈组合电路（分立门电路，译 利用移位寄存器和反馈组合电路（分立门电路， 码器，多路复用器） 码器，多路复用器）设计4 D5 D6 D7
Y Y
序列 信号 输出
数据选择器74x151的输入 的输入D0-D7接成 接成00010111。计数器 数据选择器 的输入 接成 。计数器74x163 接成 0-7计数，并连接到 计数， 的选择输入端CBA，以选择 计数 并连接到74x151的选择输入端 的选择输入端 ，以选择74x151的 的 D0-D7作为输出，从而产生所需序列。 作为输出， 作为输出 从而产生所需序列。
D2=Q2Q0’+Q1Q0
Y=Q2’Q1’+Q1Q0
3.1
利用D触发器设计一个110100序列信号发生器 利用D触发器设计一个110100序列信号发生器 110100
5、检查电路的自启动能力 、
000 101 电路是自启动的. 电路是自启动的 111 001 100 010 011
6、得到电路图(略) 、得到电路图 略
移位寄存器 CLOCK RESET_L CLK CLR S1 S0 LIN D C B A RIN
+5V
QD QC QB QA 反馈输入的 组合电路
Q0 Q1 Q2 Q3
3.3 用移位寄存器和反馈组合电路实现序列发生器
3.3.1 用分立的 触发器构成移位寄存器实现序列发生器 用分立的D触发器构成移位寄存器实现序列发生器 3.3.2 用MSI移位寄存器（74X194）实现序列发生器 移位寄存器（ 移位寄存器 ） 步骤： 步骤： 1）确定移位寄存器的位数。 ）确定移位寄存器的位数。 设序列信号的长度为L，则要求移位寄存器的位数 满足条件： 设序列信号的长度为 ，则要求移位寄存器的位数n 满足条件：
3.1
利用D触发器设计一个110100序列信号发生器 利用D触发器设计一个110100序列信号发生器 110100
1、画状态转换图 、
时序电路的不同状态表示输出序列中不同位。设输出信号为 。 时序电路的不同状态表示输出序列中不同位。设输出信号为Y。 S0
Y=1
S1
Y=1
S2
Y=0
S5
Y=0
S4
Y=0
3.3 用移位寄存器实现序列发生器
3.3.1 用分立的 触发器构成移位寄存器实现序列发生器 用分立的D触发器构成移位寄存器实现序列发生器 3.3.2 用MSI移位寄存器（74X194）实现序列发生器 移位寄存器（ 移位寄存器 ） 步骤（ 步骤（续）： 2）将移位寄存器的位数增加1，即变为 ）将移位寄存器的位数增加 ，即变为(N1+1) ,重新画出状态图， 重新画出状态图， 重新画出状态图 再检查状态图中的L 状态是否两两不同，如果是， 再检查状态图中的 状态是否两两不同，如果是，则（N1+1）可 ） 否则将移位寄存器的位数再增加1，即变为(N1+ 2) ,重复上面 用；否则将移位寄存器的位数再增加 ，即变为 重复上面 过程，直到状态图中的L 状态两两不同为止。 过程，直到状态图中的 状态两两不同为止。这时的移位寄存器 的位数才是最后的值。 的位数才是最后的值。 3）再根据状态图画出状态转换表，求出左移时最低位输入的卡 ）再根据状态图画出状态转换表， 诺图，并求出其表达式。如果有无关项， 诺图，并求出其表达式。如果有无关项，还要求检察电路的自 启动能力。 启动能力。 4）根据最低位输入表达式，用分立门电路，或者译码器，或者 ）根据最低位输入表达式，用分立门电路，或者译码器， 多路复用器实现反馈输入的组合电路。 多路复用器实现反馈输入的组合电路。 移位寄存器的某位输出即为所要求的序列信号。 移位寄存器的某位输出即为所要求的序列信号。
D0=Q0’
D1=Q2’Q1’Q0+Q1Q0’