A/D转换器的设计
一．实验目的：
（1）设计一个简单的LDO稳压电路
（2）掌握Cadence ic平台下进行ASIC设计的步骤；
（3）了解专用集成电路及其发展，掌握其设计流程；
二．A/D转换器的原理：
A/D转换器是用来通过一定的电路将模拟量转变为数字量。

模拟量可以是电压、电流等电信号，也可以是压力、温度、湿度、位移、声音等非电信号。

但在A/D转换前，输入到A/D转换器的输入信号必须经各种传感器把各种物理量转换成电压信号。

符号框图如下：
数字输出量
常用的几种A/D器为;
(1):逐次比较型
逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB 开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。

其电路规模属于中等。

其优点是速度较高、功耗低，在低分辩率（<12位）时价格便宜，但高精度（>12位）时价格很高。

(2): 积分型
积分型AD工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值。

其优点是用简单电路就能获得高分辨率，但缺点是由于转换精度依赖于积分时间，因此转换速率极低。

初期的单片AD转换器大多采用积分型，现在逐次比较型已逐步成为主流。

(3):并行比较型/串并行比较型
并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称FLash(快速)型。

由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频AD转换器等速度特别高的领域。

串并行比较型AD结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型AD转换器配合DA转换器组成，用两次比较实行转换，所以称为Half flash(半快速)型。

还有分成三步或多步实现AD转换的叫做分级型AD，而从转换时序角度又可称为流水线型AD，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。

这类AD速度比逐次比较型高，电路规模比并行型小。

一．A/D转换器的技术指标:
(1）分辨率,指数字量的变化，一个最小量时模拟信号的变化量，定义为满刻度与2^n的比值。

分辨率又称精度，通常以数字信号的位数来表示。

(2）转换速率,是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。

积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级，属中速AD，全并行/串并行型AD可达到纳秒级。

采样时间则是另外一个概念，是指两次转换的间隔。

为了保证转换的正确完成，采样速率必须小于或等于转换速率。

因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。

常用单位ksps 和Msps，表示每秒采样千/百万次。

(3）量化误差，由于AD的有限分辩率而引起的误差，即有限分辩率AD的阶梯状转移特性曲线与无限分辩率AD（理想AD）的转移特性曲线（直线）之间的最大偏差。

通常是1 个或半个最小数字量的模拟变化量，表示为1LSB、1/2LSB。

（4）偏移误差，输入信号为零时输出信号不为零的值，可外接电位器调至最小。

（5）满刻度误差，满度输出时对应的输入信号与理想输入信号值之差。

（6）线性度，实际转换器的转移函数与理想直线的最大偏移，不包括以上三种误差。

三、实验步骤
此次实验的A/D转换器用的为逐次比较型，原理图如下：
由于用到的是CSMC05MS的PDK，所以具体的电路搭建如下：
对其进行仿真，点击launch->ADE Ｌ得到如下的窗口：
设置运行时间为100u，model libraries设置为CSMC05MS的.scs文件，参考值为tt，点击运行得到如下的结果：
其中上图为输入，下图为输出。

对原理图进行版图设计如下：
对上版图进行DRC验证，其方法如下：
对版图导出GDS文件，与.drc规则文件放在同一个文件夹下。

具体如下：
如果没错则不弹出窗口，有错就对着窗口修改，直到没有错误。

进行DRC验证后进行LVS验证：其方法如下：
对版图导出GDS文件，原理图导出的CDL网表与.LVS规则文件放在同一个文件夹下。

具体步骤如下：
如果有错就按提示窗口进行修改，直到没有错误为止。

LVS后要进行参数提取及后仿真，参数提取即LPE的方法如LVS的方法。

Lpe后会生成.DAT文件，对其可以用spectre进行后仿真。

设计体会：
本次课程设计是A/D转换器设计，最终原理图的设计与仿真和版图的DRC 验证都已经成功运行，但由于工艺链掌握的不是很熟悉，版图的后仿真没有成功。

通过此次设计，了解了cadence版图设计的流程，同时对专用集成电路设计这门课程有了更深入的认识。

希望以后会有更好的机会去深入了解及应用此软件。