➢ 由于扩散区总是有一定深度的， 扩散区对衬底 （或阱）的结面积就包括底部面积和周围的侧壁 面积两部分（如图）。
12 2பைடு நூலகம்20/4/16
扩散区的厚度可以看成一个常数， 这样侧壁面积就和侧
壁周长成正比。 因此, 总的扩散电容可表示为：
Cd=Cja(a×b)+Cjp(2a+2b)
多晶 硅
b a
Cjp
Cjp b
➢ MOS集成电路中的寄生电容主要包括MOS管的 寄生电容以及由金属、多晶硅和扩散区连线形 成的连线电容。
➢ 寄生电容及与其相连的等效电阻的共同作用决 定了MOS电路系统的动态响应。
2 2020/4/16
一个接有负载的MOS逻辑门输出端的总的 负载电容包括三部分：
(1) 栅极电容：与该逻辑门输出端相连各管的 输入电容。
因此CGD=0，
而CGS增加为：
CGS
2 3
0 ox
tox
A
三个工作区内， 栅极电容的计算公式：
10 2020/4/16
MOS管总的栅极电容的某些成分和栅极电压有紧密联系， 但总的栅极电容只有在开启电压附近随UGS变化较大（如 下图）， 其它区域均近似等于栅氧化层电容C0。
1.0 CG C0
O
0 UT
对P型衬底材料上的N型 栅极 MOS器件，当UG<0时， 栅极上 C0 的负电荷吸引衬底中的空穴趋
向硅的表面， 形成积累层。
栅极 栅氧化层
P-Si
这时， MOS器件的结构就像 平行平板电容器， 栅极和高浓 度空穴积累层分别是平板电容 栅极
(a)
积累栅极层
器的2020两/4/1个6 极板。
C0
tox C Cde
第二章 集成电路工艺基础及版图设计
• 2.1 引言 • 2.2 集成电路制造工艺简介 • 2.3 版图设计技术 • 2.4 电参数设计规则
1 2020/4/16
2.4.2 MOS电容
集成电路是由不同层次结构构成的复杂系统，每层内部都 会形成电阻，层与层之间都有电容。
➢ 集成电路中，将导电层以绝缘介质隔离就形成 了电容。
栅极电容由三部分组成：CG=CGS+CGD+CGB
8
2020/4/16
MOS管的栅极电容：
MOS管的栅极电容在三个工作区的特性是不一样的：
(1) 截止区（UGS<UT）。 由于沟道还未形成， 故CGS=CGD=0， 栅极电容仍
然可以表示为C0和Cdep的串联模型。 (2) 线性区（UGS-UT>UDS）。
C0 Cde p
d
栅极对衬底的总电容t：ox CGB
P-Si
反型层 耗尽层
C C0 C0dep C0 Cdep
2020/4/16
0.2
低频
6
高频
3) 反型层
栅极
栅极
UG>栅U极T， P型衬底中栅的氧化 电层子（少数栅载极流子）被吸引到表面，
形成C0 反型层， 实际上就是N型to导x 电C0 沟道，见图（c）。 由
14 2020/4/16
4. 布线电容
金属、 多晶硅、 扩散区常被用作互连线， 它们相互 之间以及它们与衬底之间都会形成电容。 采用简单的平 行板电容器模型可粗略估计这些电容值的大小为：
C A
t
式中:ε——介质的绝对介电常数； t ——介质的厚度; A——互连线的面积。
中的空穴受到排斥而离开表面， 形成一个多数载流子
空穴耗尽的负电栅极荷区域， 即耗尽层
栅极
栅极
栅氧化层
栅极
C0
Cdep
0 Si
d P-Si
A
tox C0 Cde p
d
P-Si
tox 耗尽层
(a)
(b)
式中:
栅极
d——耗尽栅极层深度，
它随UG的增加C 而增加；
εSi——硅的相对介电常数， 其值积 是累 12耗。尽 反 型
tox
于在栅极下面形成了一个导电能C力dep 很强d 的反型层， 在低
频时，
P-Si
栅极电容又变为C0。但是，
反型层中的载P-流Si 子
耗尽
（电子）不能跟随栅电压的高频变化， (a)
因此,(b高) 频时的栅
极电容仍然是最大耗尽状态下的栅极电容。C
栅极
栅极
积累
耗尽 反型
C0
低频
tox
C0
Cde p
d
P-Si
a
Cjp
Cjp
源扩散区 栅极 漏扩散区
扩散 区
场氧
衬底
耗尽 层
(a)
(b)
图 2 - 21 (a) 扩散电容基本结构； (b) 扩散电容模型
13 2020/4/16
随着工艺的改进， 在扩散区面积逐渐减小的情况下， 侧壁电容就变得非常重要了。 典型N阱1 μm工艺扩散 电容值列于表2 -6中(单位： pF/μm2)。
反型层 耗尽层
0.2
高频
(c)
2020/4/16
0
UT
(d)
7 UG
2. MOS器件的电容
➢ 前面讨论的是栅极对衬底的电容。MOS器件中完整的寄 生电容如下图：
沟道
CG S
源极
CSB
栅极
CGB CGD
耗 尽层
衬底
栅 氧化 层
漏极 CDB
CGD G
CGS
CDB
D
衬底
S CSB
CGB
(a)
(b)
(a) 寄生电容示意图； (b) 寄生电容电路符号示意图
UGS
图2 - 20 总的栅极电容与UGS的关系
11 2020/4/16
3. 扩散区电容
➢ MOS管的源区和漏区都是由浅的N+扩散区或P+ 扩散区构成的，扩散区也用作互连线。
➢ 这些扩散区对衬底（或阱）就有寄生电容存在， 寄生电容的大小与将扩散区和衬底（或阱）隔开 的耗尽层的有效面积成正比，与扩散区和衬底 （或阱）之间的电压有关。
在线性区耗尽层深度基本不变， 所以CGB为常数。 但此时导电沟道已经形成， CGS 和CGD就必须加以考 虑， 这两个电容与栅极电压的大小有关，其值可用下
式估算：
CGS
CGD
1 2
0 ox
tox
A
9 2020/4/16
(3) 饱和区（UGS-UT<UDS）。
此时沟道是一强反型层， 靠近漏区的一端被夹断，
(2) 扩散区电容：与该逻辑门输出端相连的 漏区电容。
(3) 布线电容：该逻辑门输出端连到其它各门 的连线形成的电容。
3 2020/4/16
1. MOS电容特性
➢ MOS电容的特性与栅极上所加的电压紧密相关， 这
是因为半导体的表面状态随栅极电压的变化可处于
积累层、 耗尽层、 反型层三种状态。
1) 积累层
4
积累层电容
由于积累层本身是和衬底相连的， 所以栅电容可
近似为：
C0
ox
tox
0
A
（2 -15）
式中:ε0—真空介电常数； εox—SiO2的相对介电常数， 其值是3.9； tox—SiO2层的厚度; A—栅极的面积。
5 2020/4/16
2) 耗尽层
➢ 当0<UG<UＴ 时， 在正的栅电压ＵG的作用下， 衬底