主从触发器抗干扰能力不强, 以上升沿翻转的主从RS触发器为例:
CP
1S C1 1R Q Q 干扰
S R Qm Q
4.4.2 边沿触发器 边沿触发器的特点: 在时钟为稳定的0或1期间,输入信号 都不能进入触发器,触发器的新状态仅决定于时钟脉冲有
效边沿到达前一瞬间以及到达后极短一段时间内的输入信
号.边沿触发器具有较好的抗干扰性能.
五. 特性表和特性方程 主从RS触发器的特性表和
主从RS触发器的特性表 CP SD RD Qn Qn+1
× ×
× × Qn
特性方程和RS锁存器基本
相同,只是在列特性表时,
要加上CP脉冲标志.
特性方程
Qn+1=S+RQn {SR=0
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 0 0 1 1 × ×
六. 主从RS 触发器定时波形
CP 主 从 S R Qm 选通 保持 选通 保持 选通 保持 选通 保持 保持 选通 保持 选通 保持 选通 保持 选通
Q
2. 主从D 触发器
主锁存器 D 1D Q 从锁存器
Qm Qm
1
1D
Q
Q 1D Q C1 Q
C1 F1 Q CP
(5) 状态图
0
1
J=x K=1
J=x K=0
状态图
(6) 带异步清零、置1端并具有多驱动输入的JK触发器。
SD J1 J2 K1 K2 RD S
&
1J
Q
SD ：异步置1 端； RD ：异步清零端。
C1
& 1K
Q
R
J=J1·2 J K=K1· 2 K
(7) 主从JK触发器定时波形
CP
RD
J K Q × 异步置0 置1 保持 置0 翻转 翻转 保持
(2) 工作原理 ① 当CP=0时, TG1和TG4导通,TG2和TG3截止: Q’=D ;
CP D TG1 CP CP TG2
1
Q经TG4回路保持原态.
Q CP Q’ TG3 CP TG4
1 1
Q
CP
CP
1
CP
Q’
② 当CP由0变成1时, TG2和TG3导通,TG1和TG4截止: Q’经TG2保持CP上升沿到来前一瞬间时的D信号;
D
0
CP
0
D
由于M=N=1，所以输出Q保持不变。
Q
0
1
Q
⑤ CP由0变为1，在这 一短时间内，D=0保持 不变，则有：
1
SD 1 SD 0 & 1 0
& 1
M & 1 RD 1 1
&
1 0 RD 1 & 1 1 0R
N &
D
0
CP
1
0
D
Qn+1=D=0
⑥ 在上面的情况下，如D发生变化，即由0变为1
N &
&
1 RD
1
1
1
RD 0 CP
1
1 1R
D
0
CP
D
Qn=1的情况
Qn=0的情况
注意：在该时刻，D的改变不会使输出状态变化。
Q
Q
& &
1 1 1 RD 1 & 1 1 1R
④ 在CP=1前一瞬间 （CP=0），如加入信号 D=0，则有：
SD 0 & 1 1 SD 1
1
M & 0
N &
1 RD
1
4.4 触发器 利用一个称为“时钟”的特殊定时控制信号去限制
存
储单元状态的改变时间,具有这种特点的存储单元电路称
为触发器.
主锁存器
从锁存器
4.4.1 主从触发器 1. 主从RS 触发器 一.电路结构
S
1S
Q
Qm
Qm
1
1S
Q
Q
C1 F1 R CP
1
C1 F2 1R Q Q
1R
Q
二.工作原理
(1) 在CP=0时,主锁存器F1的控制门打开,处于工作状态,主 锁存器按S、R的值改变中间状态Qm;从锁存器F2的控制 门关闭,处于保持状态; (2)在CP=1时,主锁存器F1的控制门关闭,进入保持状态; 从锁存器F2的控制门打开,处于工作状态,电路根据 Qm的状态改变输出状态;
Homework
• 习题4-4，4-5，4-6，4-7，4-8，4-9
(4) 根据特性方程 Qn+1= JQn+KQn ,容易求得特性表:
CP J K × × × 0 0 0 0 0 1 0 1 Qn Qn+1 CP J K × Qn 1 0 0 0 保 1 0 } 1 1 持 1 1 0 0 置 1 1 } 1 0 “0”
J=1 K=x J=0 K=x
Qn Qn+1 0 1 置 } 1 1 “1” 0 1 翻 } 1 0 转
D经TG3再经非门送到输出Q端.
Q CP D TG1 CP CP TG2
1
CP Q’ TG3 CP TG4
1 1
Q
CP
CP
1
CP
Q’
CP D TG1 CP CP TG2
1
CP Q’ D CP
1
TG3 CP
Q D TG4
1
Q D Q
D
CP
1
CP
Q’
D Q
可见，这种形式的触发器属于上升边沿触发的 D触发器。
当SD=1时波形图: CP
RD
D
Q
3.CMOS边沿D触发器 CMOS边沿D触 发器由CMOS 传输门构成， 属主从结构 但具有边沿触 发器的特点。 (1)电路结构
CP CP
1 1
主锁存器
CP D
从锁存器
CP Q’
Q
Q
TG1 CP
CP TG2
1
TG3 CP
TG4
1
1
CP
Q’
CP
1
CP
CP
由图可知，当CP=0时，TG1和TG4 导通， TG2和TG3截止；当CP=1时， TG1和TG4截止， TG2和TG3导通。
1. 维持阻塞D触发器 (1) 电路结构与符号
Q
& SD & RD
SD
Q
S
D
& SD & RD & & CP RD D
RD
1D C1
R
Q
Q
CP
(2) 工作原理
Q
0 1 &
1 0 & 0 1 1 0 1 1 & 0
Q
① 异步清零
② 异步置1
a. CP=0 b. CP=1
1 0 SD 1 & SD
1 0
Q 1
&
0 Q
&
SD
1 & 1 SD 1 0
1 M & 1
0
1
1 N & 1 1
RD
1 &
1
RD

1 1R
D
1
D
0
CP
由于和M端连接的蓝线的作用，使输出保持不变 Qn+1=D=1
(3) 维持阻塞D触发器特性表和工作波形图
CP × × ↑ ↑ ↑ ↑ SD RD 0 1 1 0 1 1 1 1 1 1 1 1 D × × 0 0 1 1 Qn × × 0 1 0 1 Qn+1 1 0 ↑表示上升沿触发. 0 0 1 1
1
C1 F2 Q
Q
工作原理: (1) 当CP=0时,主锁存器被选通,Qm=D, 从锁存器保持原态; (2) 当CP=1时,主锁存器保持原态, 从锁存器被选通,Q=Qm; 特性方程: Qn+1=D
定时波形图
CP D Qm Q
3. 主从JK 触发器 为去除主从RS触发器的约束条件:RS=0,设计出主从JK触 发器.
&
0 1
RD 1 & 0 1 RD
0 1 1 RD 1
1 0
CP
1 D
③ 如SD =RD=1, 并 CP=0：由于M=N=1，所以输出Q保持不变 Q
1 & SD
0
& 1 0 1 1
Q
SD
Q
0
&
1 & 1 1
Q
1
M &
1
RD
1 M &
& 1 SD 1
N &
0 1
1
RD
& 1 1R D D 1 SD
&
Q
0 1
Q
&
SD 0 & 0
&
1 1 0 N & 0 1 1 CP RD 1 & 1 RD
1
M &
1
SD 1
1
1 RD
1
0 1
D
由于图中红线的作用，电路输出状态保持不变。
Q
Q
& & 1 1 1 N & 0 0 CP RD 0 & 1 1R
⑦ 在CP=1前一瞬间
（CP=0），如加入
信号D=1，则有：
主从JK触发器的一种结构:
&
KQn
≥1
1J 1D Q C1 Q
K J CP
1 &
JQn
1
C1
1K