国家纳米科学中心 纳米加工技术实验室 Nanofab Lab @ NCNST纳米加工简报2014年第4 期 总第10期前沿新闻—相变材料运算突破硅基处理器速度极限利用相变材料两个结构相不同的电学态（晶态导电、玻璃态绝缘）的 利用相变材料两个结构相不同的电学态 快速切换实现布尔运算，有望开发出更小 有望开发出更小、更快的环保计算机，其运算速 度可达到当前硅基计算机的1000倍。

。

硅基计算机因其在物理及光刻极限的限制逐渐跟不上人们对更快速计 算机的需求，在不增加逻辑单元数目条件下提高计算机的运算速度 在不增加逻辑单元数目条件下提高计算机的运算速度，最可 行的方案是在一个逻辑单元上实现并行运算 行的方案是在一个逻辑单元上实现并行运算，这在目前的硅基逻辑单元上 无法实现。

并行运算可以在相变材料基逻辑单元上通过结晶化实现 并行运算可以在相变材料基逻辑单元上通过结晶化实现，但之 前的熔融-再结晶时间在百纳秒量级。

。

最近来自英国剑桥大学、新加坡科技 设计大学和新加坡A*STAR研究院的研究人员通过控制Ge-Sb-Te合金（GST） 固- 液相的转变在相变材料并行运算速度上取得了突破。

他们通过在 液相的转变在相变材料并行运算速度上取得了突破 GST 相 变单元（下图）的TiW电极上施加电压脉冲，获得 电极上施加电压脉冲 900ps的熔融-再结晶时间， 运算速度比之前提高2个数量级以上， ，并实现了NOT、NOR等逻辑运算；同 时 能 量 消 耗 减 少 了 2 个 数 量 级 。

相 应 成 果 发 表 于 2014 年 9 月 16 日 的 《 Proceedings of the National Academy of Sciences 》上。

源自： http:// /content/111/37/13272GST相变合金单元示意图（ （器件由微纳加工实现）国家纳米科学中心纳米加工技术实验室地址：北京市海淀区中关村北一条11号 邮编：100190 电话：+86 - 10-82545831/5839 传真：+86 - 10-62656765 网址: /nano_fab_lab/版权所有Powerful tool + Good idea + Hard work = Good job纳米加工简报2014年第4期 总第10期科研工作功能化探针制备研究进展 随着AFM 、STM等扫描探针显微镜在科研中 发挥越来越重要的作用和科研需求 的不断变化， 传统探针已不能完全 满足使用需求，能实现自激励自检 测等功能的探针将是一个重要的发 展方向。

根据用户需要和功能化探 针的制备要求，前期进行了以SiO2 为基体材料的探针制备工艺初步研 究，取得一定进展。

通过对ICPECVD镀膜工艺参数 优化和腐蚀工艺的调整与控制，使 用8μm厚ICPECVD SiO2 膜制备的探 针结果如下图示，不同的掩模图形 尺寸，获得的探针长度和针尖直径 不同。

Φ16μm掩模获得探针SEM图，针尖直径 40nm，针长6.4 μm 插图为针尖俯视图Φ17 μm掩模获得探针SEM图，针尖直径 102nm，针长8 μm 插图为针尖俯视图下一步根据探针所需的具体功 能（热电偶加热、测温等），完善 制备工艺流程设计和每步工艺优化 ，掌握和储备制备功能化探针的核 心技术。

电子束曝光设备在6月底高压供电模 块出现故障,配件因海关清关耽误约1 个月，7月底到货，安装后系统恢复 正常。

主要开展了以下工作: 使用 HSQ胶摸索了亚10nm工艺、使用灵 敏 度 不 同 的 PMMA/MMA 胶 进 行 了 多层胶工艺的实验以及为中心内外 用户提供了服务等。

为了开发亚10nm器件制备工艺 ，使用HSQ胶摸索了亚10nm的曝光 显影工艺。

初步的实验结果如下图国家纳米科学中心纳米加工技术实验室地址：北京市海淀区中关村北一条11号 邮编：100190 电话：+86 - 10-82545831/5839 传真：+86 - 10-62656765 网址: /nano_fab_lab/版权所有Powerful tool + Good idea + Hard work = Good job 示，最小线宽5.8nm，平均值7-8nm； 由于线条高宽比>5(胶厚~50nm),有些 区域线条在干燥过程中因定影液（ 去离子水）的表面张力而倒塌，下 一步优化显影工艺条件，以获得稳 定的线条图案。

纳米加工简报2014年第4期 总第10期。

下一步考虑使用烘箱使烘烤温度 更均匀。

多层胶曝光截面图 左：预期 右：实际结果使用HSQ胶获得的线条图案 左：六边形 右： 三角形另外进行了多层胶工艺。

使用 灵敏度差异较大的正胶交替旋涂， 得到多层胶，单次曝光，利用胶的 灵敏度差异，形成变截面图形。

此 工艺有可能应用于3D成型、微流体 通道或者光子晶体的制备等方面。

交替旋涂5层胶，曝光单线条图案， 以期望得到下图中左图所示的变截 面（蓝色所代表胶的灵敏度小于棕 色的）。

下图右给出了初步的实验 结果，基本达到预期，只是最上层 的截面效果不明显，可能是因为使 用热板烘烤时最上层的胶温度未达 到要求（温度影响所用胶灵敏度）前期制备了周期140nm的Al纳米 光栅像素偏振片阵列，目前640x360 分辨率样机正在集成试制。

为研究 光栅周期对阵列偏振性能的影响， 另外制备了100nm、120nm周期的阵 列，如下图所示。

左：100nm周期45度偏振方向单元 右：120nm周期0度偏振方向单元此外，为中心课题组、清华、北 大、北理工、中山大学、电工所、 深圳大学等单位提供了电子束曝光 服务。

国家纳米科学中心纳米加工技术实验室地址：北京市海淀区中关村北一条11号 邮编：100190 电话：+86 - 10-82545831/5839 传真：+86 - 10-62656765 网址: /nano_fab_lab/版权所有Powerful tool + Good idea + Hard work = Good job纳米加工简报2014年第4 期 总第10期高密度等离子体刻蚀设备 两台等离 用相同的刻蚀条件，刻蚀陡直度从 子体刻蚀机近两个月运行正常，为 90°降至80°（下图），通过调整 中心、北大、清华、北理工、中山 工艺参数保证刻蚀侧壁陡直。

大学、武汉理工等单位提供了不同 材料的刻蚀服务。

刻蚀工艺方面, 考察了Al的镀膜 方法及金属颗粒尺寸对刻蚀工艺的 影响。

实验发现，不同方法制备的 大颗粒Al刻蚀，侧壁 小颗粒Al刻蚀，侧壁 Al薄膜刻蚀工艺不同。

使用之前刻 陡直度90° 陡直度80° 蚀磁控溅射制备Al工艺条件刻蚀电 子 束 蒸 镀 Al 膜 时 ， 刻 蚀 陡 直 度 从 90°降至80°。

通过增加Cl2 气体比 例来加速化学反应，降低BCl3 含量 减少物理轰击，同时降低下电极功 率的方法保护电子束胶的侧壁陡直， 调整工艺后小颗粒 硬掩模SiNx刻蚀线条展 保证了Al膜刻蚀侧壁陡直（下图）。

Al侧壁陡直度90° 宽导致余下Al线条变窄L/S≠1纳米结构，侧壁陡 直度80°参数调整后陡直度 90°同时针对同一设备（磁控溅射）制 备的Al膜，如金属颗粒尺寸不同， 刻蚀工艺也有所不同。

之前磁控溅 射制备Al薄膜颗粒度为70-80nm，优 化镀膜工艺后Al颗粒在30-50nm，使为实现更厚Al膜的刻蚀，使用刻 蚀 选 择 比 更 高 的 SiNx 膜 作 为 硬 掩 模，以增加刻蚀窗口。

由于在光刻 胶做掩模刻蚀SiNx时刻蚀区域线条 展宽，最终的Al线条宽度变小（如 上图所示）。

硅刻蚀设备最近为用户实现了 硅穿孔、硅片刻透工艺，刻蚀关键 尺寸大致在3 μm - 1000 μm之间，硅 片厚300 μm，如下图。

Powerful tool + Good idea + Hard work = Good job纳米加工简报2014年第4期 总第10期用户提供了单层或多层膜蒸镀服务。

摸索了Fe、ZrO2 、Y、超薄Au 膜等材料的基本工艺。

下图是厚 15nm 金 膜 SEM 及 椭 偏 拟 合 厚 度 图 （拟合厚度为16.35nm),从SEM图可 以看出15nm的Au已趋于连续，但还 是存在很多沟道。

1-2mm孔3 μm孔55 μm线宽十字架磁控溅射镀膜仪 设备近来运行状态 良好。

为中心、电子所、物理所、 化学所、半导体所等单位课题组提 供了镀膜服务。

通过摸索优化工艺参数，可以在 6吋衬底上制备均匀的薄膜 （非均匀 性<5%）。

等离子体增强化学气相沉积镀膜设 备 运行良好，为中心、微电子所、 化学所、半导体所等单位提供了服 务。

摸索了抗腐蚀SiO2 薄膜制备工 艺，将使用BOE腐蚀SiO2 薄膜的腐 蚀速度从>17nm/S降低到2.5nm/S， 满足使用SiO2膜制备探针的要求。

电子束蒸发镀膜设备 前段时间前段 时间极限真空镀不稳定、膜厚仪2号 晶振器信号跳零等问题，解决后运 行良好。

近两个月为中心、北京大 学、化学所、电工所、中山大学等15nm厚Au表 面SEM照片椭偏测厚数 据拟合结果针对厚50nm Au膜做电极、使 用引线压焊机键合Au线失败问题， 我们通过在Si、Glass、Si/SiO2 三种 衬底上镀三种不同厚度Au膜（50nm、 80nm、100nm）；之后进行键合实 验发现，50nm厚Au膜失败，其余厚 度正常。

建议如需Au线键合，Au膜 厚度蒸镀80nm以上。

增透疏水保护膜研究方面，尝 试通过离子清洗改变衬底表面的粗 糙度，并在AR膜层表面镀不同的氧 化物，以提高表面疏水特性。

比如 蒸镀20nm氧化铝在一定程度上提高 了接触角，下一步需要继续优化。

。