试卷A一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（18）10转换成八进制数是[ ]①20 ②22③21 ④232. 三变量函数()BCACBAF+=,,的最小项表示中不含下列哪项[ ]①m2 ②m5③m3 ④m73.一片64k×8存储容量的只读存储器（ROM），有[ ]①64条地址线和8条数据线②64条地址线和16条数据线③16条地址线和8条数据线④16条地址线和16条数据线4.下列关于TTL与非门的输出电阻描述中，正确的是[ ]①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻③门关态时输出电阻比开态时大④两种状态都没有输出电阻5.以下各种ADC中，转换速度最慢的是[ ]①并联比较型②逐次逼进型③双积分型④以上各型速度相同6. 关于PAL器件与或阵列说法正确的是[ ]①只有与阵列可编程②都是可编程的③只有或阵列可编程④都是不可编程的7. 当三态门输出高阻状态时，输出电阻为[ ]①无穷大②约100欧姆③无穷小④约10欧姆8.通常DAC中的输出端运算放大器作用是[ ]①倒相②放大③积分④求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是[ ]①16 ②32③162④21610.一个64选1的数据选择器有（）个选择控制信号输入端。

[ ]① 6 ②16③32 ④64二、填空题（把正确的内容填在题后的括号内。

每空1分，共15分。

）1．已知一个四变量的逻辑函数的标准最小项表示为()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标准表示=*F ，以及=F ，使用最大项标准表示=F ，以及=F 。

2．具有典型实用意义的可编程逻辑器件包括 ， ， ， 。

3．为了构成4K ×16bit 的RAM ，需要 块1K ×8bit 的RAM ，地址线的 高 位作为地址译码的输入，地址译码使用的是 译码器。

4．在AD 的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为 Δ，如果使用舍去小数法，最大量化误差为 Δ。

5．如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为 ；如果要用J-K 触发器来实现D 触发器功能，则D,J,K 三者关系为 。

三、 简答题（每小题5分，共10分）1．用基本公式和定理证明下列等式： ()ABC BC A C AB B C AB ++=+2．给出J-K 触发器的特征方程，状态转移真值表，状态转移图。

四、分析题（25分）1．8选1数据选择器CC4512的逻辑功能如表4.1所示。

试写出图4.1所示电路输出端F 的最简与或形式的表达式。

（9分）表4.1 CC4512功能表2. 如图4.2电路由CMOS 传输门构成。

试写出输出端的逻辑表达式。

（8分）图4.23． 试分析图4.3所示时序电路。

（8分） (1) 该电路是同步的还是异步的？(2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。

五、设计题（30分）1． 设计一个PLA 形式的全减器。

设A 为被减数，B 为减数，C 为低位借位，差为D ，向高位的借位为CO 。

完成对PLA 逻辑阵列图的编程。

（10分）图5.1 PLA 逻辑阵列图2． 试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500 Hz ，占空比等于60％，积分电容等于1000 pF 。

（10分） （1）画出电路连接图； （2）画出工作波形图； （3）计算R 1、R 2的取值。

3． 用中规模集成十六进制同步计数器74161设计一个13进制的计数器。

要求计数器必须包括状态0000和1111，并且利用CO 端作13进制计数器的进位输出。

74161的功能表如下，可以附加必要的门电路（10分）图5.2试卷A_解答一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1. ②2. ①3. ③4. ①5. ③6. ①7. ①8. ④9. ④ 10. ①二、填空题（把正确的内容填在题后的括号内。

每空1分，共15分。

） 1． ∑m(2,4,6,7,9,11,12,13,15)∑m(1,5,7,10,12,14,15) ∏M(1,5,7,10,12,14,15) ∏M(0,2,3,4,6,8,9,11,13) 2． PLA, PAL, GAL, CPLD 等 3． 8， 2， 2-44． ±21， +15． T=J=K ， D=J=K五、 简答题（每小题5分，共10分）1．证：右=)C A (B )C C A (B )A A (BC C AB +=+=++ 左=)C A (B BC AB +=+=右， 证毕！2．特征方程：nn1n Q K Q J Q +=+ （1分） 状态转移真值表： （2分）状态转移图： （2分）J=1，K=×J=× K=0四、分析题（25分）1．（9分）解：根据数据选择器的工作原理，由图可得：分）分）4(DC C B C A 5(1C AB 1C B A 1C B AD C B A F ++=•+•+•+•=2．（8分） 解：F 1=A （4分） F 2=AB （4分）3．（8分） 解：（1）是异步的。

（2分） （2）由图可得电路得状态方程为：（6分）↓•=↓•=↑•=+++2n 31n 31n 21n 2n 11n 1Q Q Q Q Q Q CP Q Q由状态方程可得状态转移表如下：由状态转移表可画出状态转移图：功能：8进制计数器。

五、设计题（30分）1．（10分）解：由题意可得真值表为：（3分）卡诺图为：（3分）编程图为：（4分）2．（10分）解：（1）电路连接图如下：（4分）（2）电路工作波形图如下：（3分）V32V31（3）t w1=0.7(R1+R2)C （3分）tw2=0.7R2C由题意：500/1CR7.0)RR(7.0221=++6.0R2RRRCR7.0C)RR(7.0C)RR(7.0212122121=++=+++解得：R2=2R1R1=571.4Kω, 则R2=1142.9 Kω3．（10分）解：设计电路如下图：试题B一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1. 将十进制数（3.5）10转换成二进制数是[ ]①11.11 ②10.11③10.01 ④11.102. 函数()B A A F ⊕=的结果是 [ ] ①AB ② B A ③B A ④ B A3. 一片2k ×16存储容量的只读存储器（ROM ），有[ ]个字节 ①2000 ②4000 ③2048 ④40964. 下列关于TTL 与非门的输出电阻描述中，正确的是 [ ] ①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻5. 在ADC 工作过程中，包括保持a ，采样b ，编码c ，量化d 四个过程，他们先后顺序应该是 [ ]① abcd ② bcda ③ cbad ④ badc6. 第一种具有实用意义的可编程器件是 [ ] ① PAL ② GAL ③ CPLD ④ FPGA7. 可以直接现与的器件是 [ ]① OC 门 ② I 2L 门 ③ ECL 门 ④ TTL 门8. 一个时钟占空比为1：4，则一个周期内高低电平持续时间之比为 [ ] ① 1：3 ② 1：4 ③ 1：5 ④ 1：69. 一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1，则同步时序电路最简状态数为 [ ] ① 4 ② 5③ 6 ④ 7 10. 芯片74LS04中，LS 表示 [ ]① 高速COMS ② 低功耗肖特基 ③ 低速肖特基 ④ 低密度高速二、填空题（把正确的内容填在题后的括号内。

每空2分，共30分。

）1. 如图1所示电路，有2REF 1REF V V >。

当输入电压1REF I V v >时，输出电压为 ，当输入电压2REF I V v 〈时，输出电压为 。

图12、对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为 个周期。

3．4位DAC 中，基准电压=10V ，D 3D 2D 1D 0=1010时对应的输出电压为 。

4．D 触发器的状态方程为 ；如果用D 触发器来实现T 触发器功能，则T 、D 间的关系为 ；如果要用D 触发器来实现J-K 触发器功能，则D,J,K 三者关系为 。

5．为了构成8K×32bit 的RAM ，需要 块2K×8bit 的RAM ，地址线的高位作为地址译码的输入。

6. PAL 由 阵列， 阵列和 单元构成，其中， 阵列是可编程的。

7. 要构成17进制计数器最少需要 个触发器。

8．由555定时器构成的单稳触发器，输出脉宽T W ≈ 。

三、分析题（共30分）1. 已知七段数码管为共阴数码管，译码器为图2所示，输入是0－9的四位8421BCD 码（0123A A A A ），为了使数码管显示出相应输入，则给出译码器7段输出（abcdefg ）真值表，如果使用四位地址线的PROM 实现该功能，画出阵列图。

（7分）图 22. 通过时序图分析如图3电路的功能，已知输入是周期方波。

（7分）图33. 分析图4所示时序电路。

（8分） (1) 该电路是同步的还是异步的？A 0A 1A 2 A 3ab c d ef g译码器(2) 列出驱动方程，状态方程，输出方程 ，状态转移表和画出状态转移图。

图44. 给出如图5所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图。

（8分）图 5四、设计题（每题10分，共20分）1. 利用一片二-十进制译码器，接成一位全减器（即一位带借位输入的二进制减法电路），可以附加必要的门电路（A 为被减数，B 为减数，CI 为借位输入，F 为差，CO 为借位输出）2．设计一个同步时序电路，只有在连续两个或者两个以上时钟作用期间两个输入信号X 1和X 2一致时，输出才为1，其余情况输出为0。

试卷B_解答一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1. ④2. ③3. ④4. ③5. ④6. ①7. ①8. ②9. ② 10. ②二、填空题（把正确的内容填在题后的括号内。

每空2分，共30分。

） 1、V I ，V REF2 2、1个 3、-6.25V4、D Q 1n =+,n nQT Q T D +=,nnQ K Q J D +=5、16，26、 与，或，输出反馈，或7、 58、1.1RC三、分析题（共30分）1、解： 列出真值表：数字 a b c d e f g 0 1 1 1 1 1 1 0 1 1 1 0 0 0 0 0 2 1 1 0 1 1 0 1 3 1 1 1 1 0 0 1 4 0 1 1 0 0 1 1 5 1 0 1 1 0 1 1 6 0 0 1 1 1 1 1 7 1 1 1 0 0 0 0 8 1 1 1 1 1 1 1 911111阵列图2、解：电路功能是对时钟四分频，其时序图为3（1） 电路是异步电路 （2） 驱动方程⎩⎨⎧==⎪⎩⎪⎨⎧==⎪⎩⎪⎨⎧==1K 1J 1K Q Q J 1K Q J 332n 3n 121n 21状态方程⎪⎩⎪⎨⎧↓=↓=↓=+++n 1n 31n 3n1n 2n 31n 2n 1n 21n 1Q .Q Q CP .Q Q Q Q CP .Q Q Q输出方程n n Q Q Z 13=状态转移表 n nn Q Q Q 123111213+++n n n Q Q QZ 有效态000 001 0 001 110 0 110 100 0 100 101 0 101000 1 偏离态 010 000 0 011 100 0 1110001状态转移图000Q 3Q 2Q 1001110101 111 010100 0114、解：放电回路等效 充电回路等效四 设计题1、 解：先列功能表A B CI F CO0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1写出F 和CO 的最小项表达式ABCI CI B A CI B A CI B A ABCI CI B A CI B A CI B A F =+++=ABCI CI B A CI B A CI B A ABCI CI B A CI B A CI B A F =+++=画电路图：2、 解：由于只有两个状态，所以只需要一位触发器，设S0为Q=0，S1为Q=1，列出状态转移图：S0S101/0，10/0 00/1 11/101/0 10/000/0，11/0X 1X 2/Z1X 2X nQ1+n Q Z0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 01 1 0 0 0 0 0 0 0 0 1 0 1 1画出卡诺图：00 1 1 0 0 0 101 X 1X 2Q1 1 011 10 Q n+100 0 1 0 0 0 101 X 1X 2Q 0 1 011 10 Z写出状态方程和输出方程：121211X X X X X Q n =+=+⊙2X 1(X Z =⊙nQ X )2画出电路图：试题C一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（18）10转换成八进制数是 [ ] ① 20 ② 22 ③ 21 ④ 232. 三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 [ ]① m2 ② m5 ③ m3 ④ m73.一片64k ×8存储容量的只读存储器（ROM ），有 [ ] ①64条地址线和8条数据线 ②64条地址线和16条数据线 ③16条地址线和8条数据线 ④16条地址线和16条数据线4.下列关于TTL 与非门的输出电阻描述中，正确的是 [ ] ①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻5.以下各种ADC 中，转换速度最慢的是 [ ] ① 并联比较型 ② 逐次逼进型 ③ 双积分型 ④ 以上各型速度相同6. 关于PAL 器件与或阵列说法正确的是 [ ] ① 只有与阵列可编程 ② 都是可编程的 ③ 只有或阵列可编程 ④ 都是不可编程的7. 当三态门输出高阻状态时，输出电阻为 [ ] ① 无穷大 ② 约100欧姆 ③ 无穷小 ④ 约10欧姆8.通常DAC 中的输出端运算放大器作用是 [ ] ① 倒相 ② 放大 ③ 积分 ④ 求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是 [ ] ① 16 ② 32 ③ 162 ④ 21610.一个64选1的数据选择器有（ ）个选择控制信号输入端。