14
EE141 VLSI测试与可测试性设计
14
课程导论
Roles of Testing
Detection: Determination whether or not the device under test (DUT) has some fault. Diagnosis: Identification of a specific fault that is present on DUT. Device characterization: Determination and correction of errors in design and/or test procedure. Failure mode analysis (FMA): Determination of manufacturing process errors that may have caused defects on the DUT.
IC chip IC chip
fixture
PCB PCB
System System
9
课程导论
EE141 VLSI测试与可测试性设计
9
Design, Verification and Test
• EDA算法研究
数值计算较少，搜索问题较多，大部分为NP完全问题; 算法复杂性要求高；需要启发式方法和经验。
5
EE141 VLSI测试与可测试性设计
5
课程导论
主要文献出处
国内学术刊物/会议
[1] 《中国科学》 [2] 《电子学报》 [2+] 《Chinese Journal of Electronics》 [3] 《计算机学报》 [3+] 《Journal of Computer Science and Technology》 [4] 《计算机辅助设计与图形学学报》 [5] 《计算机研究与发展》 [6] 全国测试学术会议（论文集） [7] 全国容错计算学术会议（论文集）
15
EE141 VLSI测试与可测试性设计
15
课程导论
中科院研究生院课程：VLSI测试与可测试性设计
第1课安排
时间：2007年9月10日（周一7:00pm） 时间 地点：S106室 地点 内容：VLSI测试技术导论 内容 教材：VLSI TEST PRINCIPLES AND ARCHITECTURES 教材 Chapter 1 Introduction
16
EE141 VLSI测试与可测试性设计
16
课程导论

6
EE141 VLSI测试与可测试性设计
6
课程导论
教学安排
课次 第1讲 第2讲 第3讲 第4讲 第5讲 第6讲 第7讲 第8讲 第9讲 第10讲 第11讲 第12讲 第13讲 第14讲 考试
EE141 VLSI测试与可测试性设计
内容 VLSI测试技术导论 可测试性设计(1) 可测试性设计(2) 逻辑与故障模拟 测试生成(1) 测试生成(2) 逻辑自测试(1) 逻辑自测试(2) 测试压缩 逻辑诊断 存储器测试与BIST 存储器诊断与BISR 边界扫描与SoC测试 纳米电路测试技术 课堂开卷
• 电路设计
使用EDA工具和单元库。
10
EE141 VLSI测试与可测试性设计
课程导论
Verification in CPU Design
体系结构 设计 C 模拟器
系统 验证
RTL 设计
RTL 描述
逻辑 设计 逻辑描述 DFT设计 逻辑描述 物理设计 版图描述
11
RTL 验证 逻辑 验证 DFT 验证 版图 验证
2
EE141 VLSI测试与可测试性设计
2
课程导论
参考书
1. L.-T. Wang, C-W Wu, X-Q Wen, VLSI TEST PRINCIPLES AND ARCHITECTURES Design for Testability Elsevier Morgan Kaufmann Publishers, ©2006. 2. M.L.Bushnell and V.D.Agrawal, ESSENTIAL OF ELECTRONIC TESTING for Digital Memory and Mixed-Signal VLSI Circuits, Kluwer Academic Publishers, ©2000. 3. M.Abramovici, M.A.Breuer, A.D.Friedman, Digital Systems Testing and Testable Design, Computer Science Press, ©1995.
中科院研究生院课程：VLSI测试与可测试性设计
预讲 课程简介 李晓维
中科院计算技术研究所
Email: lxw@
1
EE141 VLSI测试与可测试性设计
1
课程导论
基本目的
1. 使学生掌握VLSI系统测试和可测性设计的基本原 理和主要方法； 2. 使学生把握VLSI系统测试和可测性设计的学科前 沿方向； 3. 使学生对EDA系统中有关测试和可测性设计工具有 初步认识和实践体会； 4. 使学生能够在与VLSI测试相关的学术研究和应用 开发中直接发挥作用。
13
EE141 VLSI测试与可测试性设计
13
课程导论
度量单位
太 240 1012 吉 230 109 兆 220 106 千 210 103 mm millimetre µm micrometre nm nerometre pm picometre 毫 微 纳 皮 2-10 2-20 2-30 2-40 10-3 10-6 10-9 10-12 THz TeraHz GHz GigaHz MHz MegaHz KHz KiloHz ms µs ns ps millisecond microsecond nerosecomd picosecond
Specification Specification
网表 网表
ATPG fault simulation
Layout
Foundry
probe Test data Test data ATE
Wafer testing IC testing PCB testing System testing
Wafer Wafer
芯片
EE141 VLSI测试与可测试性设计
流片/封装/测试
11
课程导论
Testing as Filter Process
Good chips Prob(good) = y Prob(pass test) = high
Pr ob (fa
Mostly good chips
Fabricated chips
7
课程导论
教学/考核
教学方式： 课堂讲授14次； 每次讲2学时/讨论1学时； 讲义在网站发布； 期末复习1次。 考核方式： 1篇课程论文：40% 1次期末考试/课堂开卷：60%
8
EE141 VLSI测试与可测试性设计
8
课程导论
Design vs. Test
Logic simulation Logic design Technical dependent Technical dependent implementation implementation
3
EE141 VLSI测试与可测试性设计
3
课程导论
主要文献出处
国际学术刊物（/）
[1] IEEE Transactions on Computers [2] IEEE Transactions of Computer Aided Design of Integrated Circuits and Systems [3] IEEE Transactions on VLSI Systems [4] IEEE Design and Test of Computers [5] Journal of Electronic Testing: Theory and Applications
Design for testability (DFT) Chip area overhead and yield reduction Performance overhead Software processes of test Test generation and fault simulation Test programming and debugging Manufacturing test Automatic test equipment (ATE) capital cost Test center operational cost
A S I
Compass Cadence Mentor Graphics Synopsys C 设 计 MAGMA 高 级 综 合 逻 辑 综 合 模 拟
• EDA系统设计、工具开发
EDA系统占世界软件市场份额的10%左右。
• EDA库开发
针对不同工艺，开发相应单元库。
故 障 诊 断
设 计 验 证
10
4
EE141 VLSI测试与可测试性设计
4
课程导论
主要文献出处
国际学术会议（/tttc）
[1] IEEE International Test Conference (ITC) [2] IEEE VLSI Test Symposium (VTS) [3] IEEE Asian Test Symposium (ATS) [4] IEEE Design Automation and Test in Europe (DATE) [5] ACM/IEEE Design Automation Conference (DAC) [6] IEEE/IFIP International Conference on Dependable Systems and Networks (DSN)