图１中频发射单元信号流程图
１中频发射单元ＦＰＧＡ程序设计
１．１中频发射单元ＦＰＧＡ程序运行流程
救稿日期：２０１０—０８—２９
２中频发射单元ＦＰＧＡ程介：郝红（１９７３－），女，山东潍坊人，讲师，硕士，主要从事机电技术的教学及研究工作。 ［２２６１ 第３２卷第１２期２０１０—１２（上）
万方数据
，ｊ串行 ，，ｊ数据流，，ｊ
格雷码通常用于数据变化较慢或者比特错误
，ｊ
率比较低的系统或通信链路中，在输出数据变化 慢的场合，如本发射单元所处理的串行数据流， 格雷码具有很好的检错性能，如果在解码时发现 相邻的数之间有多余两位的变化，则接收电路会 认为数据传输出错。
２．３
ＰＮ码生成模块
图２差分编码模块程序流程图
Ｄｏｉ：１ ０．３９６９／Ｊ．１ｓｓｎ．１ ００９－０１ ３４．２０１０．１ ２（上）．７２
０引言
扩频通信技术是当今通信系统中的一个主 流，以其诸多优点在各个通信领域里面得到了广 泛的应用，本文的图像编码传输过程就是基于 移动通信中的扩频通信技术，所用ＦＰＧＡ为美国 ＡＬＴＥＲＡ公司的ＥＰＭ７５１２ＡＥＱｌ２０８—１０，在整个图 像编码过程中主要实现了对串行的视频码流的相 应处理，主要包括：Ｉ、Ｑ分路、差分编码、格雷 编码及扩频调制，最终完成了中频发射单元ＦＰＧＡ 程序的研制。
ｒ————————————１
图４所示为ＰＮ码生成模块程序流程图。ＰＮ码 由本地产生，做为串行码的扩频码。码时钟上升 沿触发产生Ｉ路ＰＮ码，下降沿触发产生Ｑ路ＰＮ码， 故Ｑ路ＰＮ码要比Ｉ路ＰＮ码延时半个码片周期。 码时钟是由输入的基准时钟信号１０分频后得 到的，频率为４ＭＨｚ，占空比为５０％。 码生成多项式及初相如表２所示。
表１格雷码映射表
ＩＮ Ｉ ０ ０ １ １ ＯＵＴ １０１０１００ｌ
将寄存器初值设为码的初相，由生成多项式 对寄存器中的值进行模二和，所得数值补到寄存 器最低位，高位输入，循环操作即可生成所需的 ＰＮ码。本单元采用八级移位寄存器，产生的序列
Ｑ
０ ｌ ０ １
Ｉ ０ ０ １ ｌ
Ｑ
０ １ １ Ｏ
长度为２５５，码速率为４Ｍｂｐｓ，其中每１５个扩频码 对一个串行数据进模二和，每个ＰＮ序列可对１７４＂ 串行数据进行扩频。经仿真测试这１７组扩频码的 互相关系数大都在８以下，最高不会超过１０，故ＰＮ 码有较好的互相关系数，其随机性也较强，具有 到很好的抗干扰能力。
况下所接收的的图像的对比。有信道编码时不同
信道衰减下的图像对比 测试结果是第一种情况有信道编码时，信道 衰减为７０ｄＢ时接收图像与发射图像基本一致，视 频数据准确传输，信道衰减为８０ｄＢ时收受图像 中虽然出现了少量的马赛克，但并不影响整体效
图５扩频模块程序流程图
果，误码率在可接受范围内；第二种情况在无信 道编码的情况下，信道衰减为７０ｄＢ时的图像就出 现了马赛克，而同样情况下有信道编码所接收到 的图像就很清晰基本上不存在误码。信道衰减为 ８０ｄＢ时有信道编码的情况下所接收到的图像，图 中只有极少部分出现马赛克现象，而相同的信道 衰减下无信道编码时所接收到的图像，图像出现 跳跃、不连续、马赛克等现象。因此，由上面的 两组对比可见，通过信道编码这一环节，对数码 流进行相应的处理，使系统具有一定的纠错能力 和抗干扰能力，可极大地避免码流传送中误码的 发生。 通过整机的调试及多次检验，证明了系统性 能的优越性，达到了国内同类产品的较高水平。
图６所示为中频调制发射单元组程图。ＦＰＧＡ 处理后输出的Ｉ、Ｑ两路扩频信号通过接插件传给 调制发射单元，数据先后经过ＱＰＳＫ调制、数模转 换、带通滤波、中频调制等处理，最终输出给功 率放大器后经天线发射出去。发射的中频信号频 率为６５０ＭＨｚ±５ＭＨｚ，功率为５０Ｗ。 联机调试为中频发射单元与中频接收单元通
表２ ＰＮ码生成多项式及初相表
Ｉ路
ｊ
｝
Ｑ路
｝差分数据Ｉ
ｌ差分数据｜
生成多项式
图３格雷编码模块程序流程图
初相
１０１００１０ｌ
Ｉ路 Ｑ路
ｘ＋Ｘ２＋ｘ３＋Ｘ７
１＋ｘ＋ｘ６＋Ｘ７
图３所示为格雷编码模块程序流程图。格雷编 码是对Ｉ、Ｑ两路同时进行编码。格雷编码是对Ｉ、 Ｑ两路同时进行编码，其基本原则是相邻十进制数 编码以后的二进制码字只有一位不同，具体码映 射如表１所示：
第３２卷第１２期２０１０—１２（上） １９９１１
万方数据
２．４扩频模块
过衰减器联接调试，通过调节衰减器的值来模拟 中频信号在无线信道中传输。分别针对信道衰减 量及有无信道编码两种情况进行调试。第一种情 况是在有信道编码时信道的衰减值分别为７０ｄＢ、 ８０ｄＢ时发送图像与接受图像的对比；第二种情况 为同样的信道衰减无信道编码与有信道编码的情
１２２８１
第３２卷第１２期２０１０－１２（上）
万方数据
１．２视频串行数据流的处理
当视频串行码流输入后，首先要用正交分路 将数据分为Ｉ、Ｑ两路。外部输入的视频串行码流 的码速率为５３３．３ｋｂｐｓ，对该串行码的采样周期为 串行码码片周期的二倍，即为串行码时钟的二分 频。这样串行码流就分别在采样时钟的上升沿和 下降沿被分成Ｉ、Ｑ两路。 然后分别对Ｉ路、Ｑ路进行差分编码和格雷编 码，最后用本地产生的ＰＮ码进行扩频，最终将处 理过的Ｉ、Ｑ两路扩频数据输出给发射通道单元完 成串行码的ＱＰＳＫ调制。
中频发射单元的运行流程如图１所示。ＦＰＧＡ 上电程序加载完毕后，中频发射单元开始运行： 首先对输入的４０ＭＨｚ的基准时钟进行１０分频，降 为４ＭＨｚ，再将４ＭＨｚ的时钟分成四路，两路作为 码时钟分别送到Ｉ路和Ｑ路的ＰＮ码发生器，一路送 到计数器产生４０ｍｓ的清狗信号，一路经过７．５分频 降为５３３．３ＫＨｚ，再次分成两路，一路作为同步Ｆｓ 信号计数器的时钟，一路２分频后，作为Ｉ路和Ｑ路 的串行码采样时钟。 ＰＮ码是由本地产生的，采用八级移位寄存 器，序列长度为２５５，码速率为４Ｍｂｐｓ，具有较好 的互相关系数和较强的随机性。
图５为扩频模块程序流程图。扩频模块对输入 信号所作的处理就是在扩频码的码时钟的作用下 将扩频码与输入信号进行模二和，处理之后输出 的信号就为上文所要求的扩频码了。
３联机调试结果分析
参考文献：
１１】阮秋琦．数字图像处理学【Ｍ】．北京：电子工业出版社，２００１． 【２】李雷鸣，张焕春．一种基于ＦＰＧＡ的图像中值滤波器的硬 件实现【Ｊ】．电子工程师，２００４，２． 【３】张博，吴芝路，等．基于ＦＰＧＡ的电子稳像平台的研究【Ｊ】．电 图６调制发射单兀组成图 子技术应用，２００４，５． 【４】王诚，等．ＦＰＧＡ／ＣＰＬＤ设计工具【Ｍ】．北京：人民邮电出版 社，２００３． 【５】徐欣，于经旗，等．基于ＦＰＧＡ的嵌入式系统设计口川．北京： 机械工业出版社，２００５． 【６】杨坤明．一种基于ＦＰＧＡ技术的高速码型数据发生系统的 设计与实现．北京：制造业现代化．２００９．１０． 【７】赵永新，夏荣，等．基于高性能ＦＰＧＡ的快速并行ＦＦＴ及其 在谐波监测上的应用，北京：制造业现代化，２００８，０８．
在ＦＰＧＡ上实现视频码流的信道编码与扩频过程
Ｉｎ ｔｈｅ ＦＰＧＡ ｔｏ ａｃｈｉｅｖｅ ｖｉｄｅｏ ｓｔｒｅａｍ ｏｆ ｔｈｅ ｐｒｏｃｅｓｓ ｏｆ ｃｈａｎｎｅｌ ｃｏｄｉｎｇ ａｎｄ ｓｐｒｅａｄ ｓｐｅｃｔｒｕｍ
郝红
ＨＡ０ Ｈｏｎｇ （青岛港湾职业技术学院，青岛２６６４０４） 摘要：本文分析了在高性能ＦＰＯＡ上实现视频码流的信道编码与扩频过程。所用ＦＰＧＡ为美国ＡＬＴＥＲＡ 公司的ＥＰＭ７５１ ２ＡＥＱｌ２０８－１ ０，在整个图像编码过程中主要实现了对串行的视频码流的相应处 理，主要包括：ｌ、Ｑ分路、差分编码、格雷编码及扩频调制，最终完成了中频发射单元ＦＰＧＡ 程序的研制。通过整机的调试及多次检验，证明了系统性能的优越性，达到了国内同类产品 的较高水平。 关键词：ＦＰＧＡ信道编码；扩频 中图分类号：ＴＰ２１１＋．５ 文献标识码：Ａ 文章编号：１ ００９－０１ ３４（２０１ ０）１ ２（上）一０２２６—０３
差分编码模块程序程序图如图２所示，串行数 据流输入后先进行Ｉ、Ｑ分路，然后再分别对Ｉ、Ｑ 两路数据进行差分编码。差分编码：差分编码是Ｉ 路或Ｑ路的输入数据延时１比特，再与自身进行异 或，最后把结果传给下一级格雷编码模块进行处 理。
图４ ＰＮ码生成模块程序流程图
２．２格雷编码模块
ｒ————————————１