空间管理引脚
3.外设数据传输控制引脚 （输出/高阻) 该引脚信号允许DM642和外设直接交换数
据。
EMIFA存储器控制引脚
EMIFA存储器控制引脚
EMIFA存储器控制引脚
EMIFA存储器控制引脚
第一脚为外部存储器提供时钟信号、读写控制信号、输出 使能控制信号等。EMIFA同步时钟源包括3种:AECLKIN引 脚时钟信号、主频时钟1/4和主频时钟1/6。 EMIFA 时钟游 由AEA[20，19]引脚的状态决定。AECLKIN是时钟输入引 脚，最高输入时钟频率133MHz；
AEA[20:19]引脚的电平状态用于设置EMIFA接口的同步时 钟的来源，它们对应AECLKIN_SEL[1:0]字段。 AEA[20:19]逻辑组合的642上电复位阶段，AEA[22: 21]引脚的电平状态还 用于设置DM642的启动方式，这些引脚应接上拉或下拉 电阻。 AEA[22: 21] 辑组合的含义如：
EMIFA接口
核心CPU
1.SDRAM存储器的扩展
SDRAM,同步动态随机存取存储器。TMS320DM642外 部存储空间经常使用的一类存储器，该类存储器的数据 存取速度快，容量大。DM642与SDRAM存储器芯片的 连接关系如图
HY57V283220
1.SDRAM存储器的BANK
BANK:存储阵列，称为逻辑存储阵列， L-BANK. 目前普遍的芯片含有都是4个L-BANK 。
1.SDRAM存储器的扩展
SDRAM正规表示方式：(以下是16M字节的一个芯片) 1,048,576-WORDS×4BANKS×32BitS：4M×32BitS 2,097,152-WORDS×4BANKS×16BitS：8M×16BitS 4,194,304-WORDS×4BANKS×8BitS：16M×8BitS 8,388,608-WORDS×4BANKS×4BitS：32M×4BitS
AECLKOUT1和AECLKOUT2是时钟输出引脚，为外部存 储器提供同步时钟，AECLKOUT1和AECLKOUT2引脚输出 的时钟频率有所不同， AECLKOUT1 输出的时钟频率等于时 钟源的频率，AECL KOUT2引脚输出的时钟频率可编程，可 为时钟源频率的1分频、2分频或4分频。
EMIFA存储器控制引脚
芯片表示方法 下面的图是32M×4BitS
1.SDRAM存储器的扩展
SDRAM,同步
BA0、BA1 是L-BANK 地址线
1.SDRAM存储器的扩展
首先确定行（与片选、BANK定址选择同步），使选中 的某行激活；再确定列，
1.SDRAM存储器的扩展
SDRAM,同步
1.SDRAM存储器的扩展
行有效时序图： 从图中可以看出，在CS#、L-Bank定址的同时，RAS（Row Address Strobe，行地址选通脉冲）也处于有效状态。此 时An地址线则发送具体的行地址。如图中是A0-A11，共有 12个地址线，由于是二进制表示法，所以共有4096个行 （2的12次幂=4096），A0-A11的不同数值就确定了具体 的行地址。由于行有效的同时也是相应L-Bank有效，所以 行有效也可称为L-Bank有效。
UART接口
异步应用 情况3
FPGA 异步存 储器接 口
同步应用情况2
FPGA 同步存 储器接 口
EMIFA接口
核心CPU
DSP数据总线引脚
TMS320DM642的数据总线为64位，共64个引脚(三态引脚，输入 /输出/高阻)，数据总线与DM642芯片引脚的映射关系如下。
DSP数据总线引脚
空间管理引脚
1. 空间片选引脚(输出/高阻) 这些引脚为：
存储器空间划分为CE3、CE2、CE1和 CE0共 4个资空间，每个子空间的大小 为256MB，
空间管理引脚
2.EMIF低位地址译码和字节使能控制引脚(输 出/高阻)
DM642的地址线从AEA3开始，低位地址单元无 法直接访问，这些引脚信号允当低位地址译码 信号。
EMIFA接口引脚
TMS32ODM642通过EMIFA接口访问外部存 储器空间和I/O空间，外扩的存储器可以是 RAM，也可以是SDRAM、SBSRAM、ZBT SRAM、FIFO和FLASH等。EMlFA接除数据 总线和地址总线外，还包括3种类型的功能引 脚:空间管理引脚、 EMlFA总线状态指示引脚 和EMlFA存储器控制引脚。
第5章 DM642的外部存储器 EMIFA接口
TDS642EVM 开发板地址空间影射
EMIFA接口
TMS32ODM642的数据空间划分为4个存储空间CE0CE3，每个存储空间的大小为256MB，这4个空间的地 址分配如下。
同步应用情况1
异步应用情况 1
FLASH
存储器 接口
异步应用情况2
1.SDRAM存储器的扩展
列读写： 行地址确定之后，就要对列地址进行寻址了。但是，
地址线仍然是行地址所用的A0-A11（本例）。没错，在 SDRAM中，行地址与列地址线是共用的。不过，读/写的 命令是怎么发出的呢？其实没有一个信号是发送读或写 的明确命令的，而是通过芯片的可写状态的控制来达到 读/写的目的。显然WE#信号就是一个关键。WE#无效时， 当然就是读取命令。
DSP地址总线引脚
TMS320DM642 的地址总线引脚(输出/高阻)共20个，片 引脚的地址总线从AEA3开始，关系如下:
EMIFA接口
DM642通过EMIFA接口扩展外部存储器时.使用CE0CE3信号作为空间片选信号。可以把外扩的存储器映射 在不同空间中，空间片选信号低电平有效。 EMIFA数据总线宽度为64位。 同时，接口的数据宽度 也支持8位、16位和32位的数据。
1.SDRAM存储器的扩展
列地址：
1.SDRAM存储器的扩展
列寻址信号与读写命令是同时发出的。虽然地址线与行 寻址共用，但CAS（Column Address Strobe，列地址选 通脉冲）信号则可以区分开行与列寻址的不同，配合A0A9，A11（本例）来确定具体的列地址。
读写操作示意图，读取命令与列地址一块发出（当WE# 为低电平是即为写命令） 然而，在发送列读写命令时必须要与行有效命令有一个 间隔，这个间隔被定义为tRCD，即RAS to CAS Delay（RAS至CAS延迟），大家也可以理解为行选通周 期，这应该是根据芯片存储阵列电子元件响应时间（从 一种状态到另一种状态变化的过程）所制定的延迟。 tRCD是SDRAM的一个重要时序参数，可以通过主板BIOS 经过北桥芯片进行调整，但不能超过厂商的预定范围。