在平带条件下对应的总电容称为MOS 结构的平带电容CFB
CFB
tOX
OX0
1 2
OSX
LD
右图表示了P型半 导体MOS结构的理 想C-U曲线
MOS电容-电压曲线
4.1.2 实际MOS 结构及基本特性
几种影响理想MOS结构的特性 1.功函数差的影响
左图为几种主要硅栅极材料 的功函数差随浓度的变化
BU GSEOX (matxO)X 实际MOS场效应晶体管栅-源之间的击穿电压，将比 上式的计算值更低。
4.4.4 输出特性曲线与直流参数
Ⅰ区：非饱和区。 Ⅱ区：饱和区。 Ⅲ区：雪崩区。 Ⅳ区：截止区。
MOS场效应晶体管的完整输出特性曲线
不同USB值下的MOSFET输出特性曲线 a) USB=0V b) USB=1V c) USB=2V d) USB=4V
IDS U G SU TUDS 1 2UD2S
3. 饱和区的伏安特性
IDsat 12UGSUT 2
饱和时沟道电荷和电场分布
线性工作区对应上图的直线段1 非饱和区对应与曲线上的段2 饱和区则对应于曲线上的段3
4.4.2 亚阀区的伏安特性
当栅极电压UGS稍低于阀值电压UT，甚至UGS=0时，在栅 氧化层正电荷作用下，栅下P型半导体的表面很可能处于 弱反型状态，沟道中仍有很小的漏电流通过。
通常将栅源电压低于阀值电压，器件的工作状态处于亚阀 值区，流过沟道的电流成为亚阀值电流。
弱反型时亚阀值电流由下式给出
IDSqW qETS Dn
L1nP0eqTUS
1eqUTDS
Wn
L
qT2q2q0NAU S S
1
2
ni2 NA
q US
eT
1eqUTDS
4.4.3 击穿区的伏安特性与击穿机理
如图所示，当漏源电压UDS增高到某一值时，漏源电流 就会突然增大，输出特性曲线向上翘起而进入击穿区。 关于击穿原因，可用两种不同的击穿机理进行解释：漏 区与衬底之间PN结的雪崩击穿和漏-源之间的穿通。
3）氧化膜是一个理想的绝缘体，电阻率为无穷大，在直 流偏置条件下，氧化膜中没有电流通过。
理想 MOS 二极管不同 偏压下的能带图及 电荷分布
a) 积累现象
b) 耗尽现象
c) 反型现象
2.表面势与表面耗尽区
下图给出了P型半导体MOS结构在栅极电压UG>>0情况 下更为详细的能带图。
在下面的讨论中，定义与费米能级相对应的费米势为
由穿通现象引起的漏源击穿电压为
BUDSP
qNBC
20S
L2
式中，NBC为衬底材料的杂质浓度；L为沟道长度。
3. 最大栅源耐压BUGS
最大栅源电压是指栅-源之间能够承受的最高电压， 它是由栅极下面SiO2层的击穿电压所决定。 结构完整的SiO2发生击穿所需的临界电场强度
Eo(xma x)810 6V/cm 因此厚度为tOX的SiO2层的击穿电压为
MOS 场效应晶体管基本结构示意图
2. MOS管的基本工作原理 MOS 场效应晶体管的工作原理示意图
4.2.2 MOS 场效应晶体管的转移特性
MOS 场效应晶体管可分为以下四种类型:N沟增强型、 N沟耗尽型、P沟增强型、P沟耗尽型。 1. N沟增强型MOS管及转移特性
2. N沟耗尽型MOS管及转移特性 3.P沟增强型MOS管及转移特性
gm
IDS UGS
UDSC
它标志着MOS场效应晶体管电压放大本领，它与电压增益KV
的关系为
KV
IDSRL UGS
gmRL
显然可见,MOS管的跨导越大,电压增益也越大.跨导的大小与 各种工作状态有关.
UDS较小时，导电沟道随UGS的变化
a) UGS< UT 没有沟道 b) UGS> UT 出现沟道 c) UGS>>UT 沟道增厚
2. 饱和工作区 此时的电流-电压特性对应与特性图中UGS=5V曲线的AB段。
导电沟道随UDS的变化
a) UDS很小沟道电阻式常数 b) UDS=UDSat开始饱和 c) UDS>>UDSat漏极电流不再增加
通过以上讨论，以下各区间的表面电势可以区分为： Ψs<0空穴积累（能带向上弯曲）； Ψs=0平带情况； ΨF>Ψs>0空穴耗尽（能带向下弯曲）； ΨF=Ψs 表面上正好是本征的ns=ps=ni ΨF<Ψs 反型情况（反型层中电子积累，能带向下弯曲）。
电势与距离的关系，可由 一维泊松方程求得
d 2 (x)
1. 线性工作区的伏安特性
线性工作区，漏源电压很小，故沟道压降很小，可以忽略 不计，线性工作区的漏源电流则可表示为
I D d S U y G U S T W n C O d X ( y ) U
将上式积分便可得到线性区的直流伏安特性方程式
IDSWn L COXUG SUTUDS
2. 非饱和区伏安特性
4.3.1 阀值电压
1. MOS 结构中的电荷分布 对于MOS 结构的P型半导体，其费米势为：
F
T ln
q
NA ni
左图给出了 MOS 结 构强反型时的能 带图和电荷分布 图。
a) 能带图
b) 电荷分布图
2. 理想 MOS 结构的阀值电压
理想MOS 结构是指忽略氧化层中的表面态电荷密度， 且不考虑金属-半导体功函数差时的一种理想结构。 理想 MOS 结构的阀值电压为
4. P沟耗尽型MOS管及转移特性
4.2.3 MOS 场效应晶体管的输出特性
同双极型晶体管一样，场效应晶体管的许多基本特性 可以通过它的特性曲线表示出来。
N 沟 MOS 场效应晶体管的偏置电压
它的输出特性曲线则如下图所示： 下面分区进行讨论：
1. 可调电阻区(线性工作区) 可归纳为：外加栅压UGS增大，反型层厚度增加，因而 漏源电流随UDS线性增加，其电压-电流特性如上图中 UGS=5V曲线中的OA段所示。
可以得出使沟道夹断进入饱和区的条件为UDS>>UGS-UT .
3. 击穿工作区 此时的电流-电压特性曲线对应于特性图中UGS=5V的BC段。
四种 MOS 晶体管的结构、接法和特性曲线
a) N沟道增强型 b) N沟道耗尽型 c) P沟道增强型 d) P沟道耗尽型
4.3 MOS场效应晶体管的阀值电压
在实际的MOS结构中，金属-半导体功函数差不等于零， 半导体能带需向下弯曲，如图所示，这是因为在热平衡 状态下，金属含正电荷，而半导体表面则为负电荷
为了达到理想平带状况，需要外加一个相当于功函数 差qфms的电压，使能带变为如下图所示的状况。
平带情况
2.氧化层中电荷的影响
在通常的SiO2-Si结构中包括以下四种情况，如下图 系 统 电 荷 示 意 图
UT 0 QCBOmXax2F
3. 实际 MOS 结构的阀值电压
在实际的 MOS 结构中，存在表面态电荷密度QOX和金属-半导 体功函数差фms。 因此，在实际MOS结构中，必须用一部分栅压去抵消它们的 影响。才能使MOS结构恢复到平带状态，达到理想MOS结构 状态。
实际 MOS 结构的阀值电压为：
5. 费米势的影响 费米势 随衬底杂质浓度的变化关系
综上所述，MOS场效应晶体管的阀值电压与栅氧化层 的厚度、质量、表面态电荷密度、衬底掺杂浓度、功 函数差和费米势等有关。但对于结构一定的器件，在 制造工艺中，能有效调节阀值电压的方法，主要是通 过调整衬底或者沟道的掺杂浓度来实现的。
4.4 MOS 场效应晶体管的直流伏安特性
a) N 沟 MOS b) P 沟 MOS
3. 衬底杂质浓度的影响 衬底杂质浓度对阀值电压的影响
4. 功函数差的影响
功函数差也将随衬底杂质浓度的变化而变化。但实验证明， 该变化的范围并不大。 从阀值电压的表示式可知，功函数越大，阀值电压越高。 为降低阀值电压，应选择功函数差较低的材料，如掺杂多 晶体硅作栅电极。
2) 饱和漏源电流IDS
ID(饱 S) 和 W 2 L C OU XT 22 tS O 0X W LU T 2
3) 截止漏电流 4) 导通电阻 定义漏源电压与漏电流之比为导通电阻Ron
R on (U G 1 SU T)C O LW XU G1 SU T
5) 栅源直流输入阻抗RGS 6) 最大耗散功率PCM MOS场效应晶体管的耗散功率 PC等于其漏源电压和漏源电流的乘积
1. 漏区-衬底之间的PN结击穿
在MOS晶体管结构中，栅极金属有一部分要覆盖在漏极上。 由于金属栅的电压一般低于漏区的电位，这就在金属栅极 与漏区之间形成附加电场，这个电场使栅极下面PN结的耗 尽区电场增大，如下图，因而使漏源耐压大大降低。
2. 漏-源穿通
当沟道足够短，并且衬底为低掺杂，若漏源电压UDS足够大 时，使漏结耗尽区向源端扩展并与源端周围的耗尽区相连， 便发生漏-源之间的直接穿通。
N沟 MOS管的简化截面图
4.4.1 伏安特性方程基本表示式
N沟 MOS增强型的一维简化模型前面已给出， 图中标明了各参量的代表符号和参数坐标。
可以得出漏电流IDS为：
d(U y)
ID S Iy W n C OU XG SU T U (y) dy
将上式在整个沟道内积分，便得到MOS场效应晶体 管伏安特性方程的基本表示式。为了方便，下面将 分3个区域进行讨论。
2. 直流参数
1) 阀值电压UT
U T (N 沟 M)O Sm sQ C O O X X qC A X N O d m X a2 x q T ln N n iA U T (P 沟 M)O S m sQ C O O X X qC D N X O d m X a2 x q T ln N n iD
dx2
0 S
对泊松方程积分，可得表面耗尽区的静电势分布为