脉冲数字电路实验指导书长春工业大学人文信息学院电子信息系2011-09目录实验一门电路逻辑功能及测试（2学时） (2)实验二组合逻辑电路（半加器全加器及逻辑运算）（2学时） (9)实验三触发器（一） R—S，D，J—K（2学时） (15)实验四集成计数器及寄存器（2学时） (21)实验五译码器和数据选择器（2学时） (26)实验六 555时基电路（2学时） (32)实验一门电路逻辑功能及测试（2学时）一、实验目的:1.掌握TTL集成与非门的逻辑功能和主要参数的测试方法2.掌握TTL器件的使用规则3.熟悉数字数字电路实验装置及示波器基本功能和使用方法。

二、实验仪器及材料1.双踪示波器2.数字电路实验箱3.器件74LS00 二输入端四与非门2片74LS20 四输入端双与非门1片74LS86 二输入端四异或门1片74LS04 六反相器1片三、预习要求1.复习门电路工作原理及相应逻辑表达式。

2.熟悉所用集成电路的引线位置及各引线用途。

3.了解双踪示波器使用方法。

四、实验原理本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。

其逻辑框图、符号及引脚排列如图A(a)、(b)、(c)所示。

(b)（a）(c)图A 74LS20逻辑框图、逻辑符号及引脚排列1、与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。

）其逻辑表达式为 Y ＝74LS20主要电参数规范如表A 所示[注意]：TTL 电路对电源电压要求较严，电源电压VCC 只允许在＋5V ±10％的范围内工作，超过5.5V 将损坏器件；低于4.5V 器件的逻辑功能将不正常。

五、TTL 集成电路使用规则1、接插集成块时，要认清定位标记，不得插反。

2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。

电源极性绝对不允许接错。

3、闲置输入端处理方法(1) 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。

但易受外界干扰，导致电路的逻辑功能不正常。

因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。

(2) 直接接电源电压VCC（也可以串入一只1～10KΩ的固定电阻）或接至某一固定电压(＋2.4≤V≤4.5V)的电源上，或与输入端为接地的多余与非门的输出端相接。

(3) 若前级驱动能力允许，可以与使用的输入端并联。

4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。

当R≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。

对于不同系列的器件，要求的阻值不同。

5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。

否则不仅会使电路逻辑功能混乱，并会导致器件损坏。

6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后级电路获得较高输出电平，允许输出端通过电阻R接至Vcc，一般取R＝3～5.1 KΩ。

六、实验内容：1.测试门电路逻辑功能(1). 选用双四输入与非门74LS20一只，插入面包板。

按图1.1接线，输入端接S1~S4（电平开关输出插口），输出端接电平显示发光二极管（D1~D3任意一个）(2). 将电平开关按表1.1位置，分别测输出电压及逻辑状态。

表1.12.异或门逻辑功能测试(1). 选二输入四异或门电路74LS86，按图1.2连线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。

(2).将电平开关按表1.2位置，将结果填入表中。

3.逻辑电路的逻辑关系(1).用74LS00按图1.3，1.4接线，将输入输出逻辑关系分别填入表1.3、表1.4中。

表1.4(2).写出上面两个电路逻辑表达式。

4.逻辑门传输延迟时间的测量。

用六反相器(非门)按图1.5接线，输入80KHz 连续脉冲，用双踪示波器测输入，出相位差，计算每个门的平均传输延迟时间的tpd 值。

4.利用与非门控制输出。

用一片74LS00按图1.6接线。

S接任一电平开关，用示波器观察S对输出脉冲的控制作用。

5.用与非门组成其它门电路并测试验证。

(1).组成或非门。

用一片二输入端四与非门组成或非门画出电路图。

测试并填表1 .5表1.5表1.6(2).组成异或门(a)将异或门表达式转化为与非门表达式(b)画出逻辑电路图(c)测试并填表1.6七、实验报告1.按各步骤要求填表并画逻辑图2.回答问题：(a)怎样判断门电路逻辑功能是否正常？(b)与非门一个输入连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？(c)或异门又称可控反相门，为什么？实验二组合逻辑电路（半加器全加器及逻辑运算）（2学时）一、实验目的1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及材料数字电路实验箱器件74LS00 二输入端四与非门3片74LS86 二输入端四异或门1片74LS54 四组输入与或非门1片三、实验原理使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。

设计组合电路的一般步骤如图A所示。

图A 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。

然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。

并按实际选用逻辑门的类型修改逻辑表达式。

根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。

最后，用实验来验证设计的正确性。

四、预习要求1.预习组合逻辑电路的分析方法。

2.预习用与非门和异或门构成的半加器、全加器的工作原理。

3.预习二进制数的运算。

五、实验内容组合逻辑电路功能测试。

(1).用2片74LS00组成图2.1所示逻辑电路，为便于接线和检查，在图中要注明芯片编号及各引角对应的编号。

(2).图中A、B、C接电平开关，Y1，Y2接发光管电平显示。

(3).按表2.1要求，改变A，B，C的状态填表并写出Y1，Y2逻辑表达式。

(4).将运算结果与实验比较。

2.测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2.2。

(1).在学习机上用异或门和与门接成以上电路，A、B接电平开关S、Y、Z接电平显示。

(2).按表2.2要求改变A、B状态，填表。

3.测试全加器的逻辑功能。

(1).写出图2.3电路的逻辑表达式。

(2).根据逻辑表达式列真值表。

(3).根据真值表画逻辑函数Si Ci的卡诺图。

Si= Ci=(4).填写表2.3各点状态(5).按原理图选择与非门接线进行测试，将测试结果记入表2.4,并与上表进行比较看逻辑功能是否一致。

表2.34.测试用异或、与或和非门组成的全加器的逻辑功能。

全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

(1).画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。

(2)找出异或门、与或非门和与门器件按自己画出的图连线。

接线时注意与或非门中不用的与门输入接地。

(3).当输入端Ai、Bi及Ci-1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入下表。

表2.4五、实验报告1.整理实验数据、图表并实验结果进行分析讨论。

2.总结组合逻辑电路的分析方法。

实验三触发器（一）R—S，D，J—K（2学时）一、实验目的1.熟悉并掌握R—S、D、J—K触发器的构成，工作原理和功能测试方法。

2.学会正确使用触发器集成芯片。

3.了解不同逻辑功能FF相互转换的方法。

二、实验仪器及材料1.双踪示波器2.数字电路实验箱3.器件74LS00 二输入端四与非门1片74LS74 双D触发器1片74LS112 双J—K触发器1片三、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。

基本RS触发器具有置“0”、置“1”和“保持”三种功能。

通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定。

2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如图A所示。

JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q为两个互补输出端。

通常把Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。

图A 74LS112双JK触发器引脚排列及逻辑符号JK触发器常被用作缓冲存储器，移位寄存器和计数器。

3、D触发器图B 为双D 74LS74的引脚排列及逻辑符号。

图B 74LS74引脚排列及逻辑符号在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。

有很多种型号可供各种用途的需要而选用。

如双D 74LS74、四D 74LS175、六D 74LS174等。

四、实验内容1.基本R—SFF功能测试：两个TTL与非门首尾相接构成的基本R—SFF的电路如图3.1所示。

(1).试按下面的顺序在Sd，Rd端加信号：Rd=1Sd=1 Rd=1Sd=1Sd=1观察并记录FF的Q Q端的状态，将结果填入下表3.1中，并说明在上述各种输入状态下，FF执行的是什么功能？(2).Sd端接低电平，Rd端加脉冲。

(3).Sd端加高电平，Rd端加脉冲。

(4).连接Rd，Sd并加脉冲记录并观察(2)、(3)、(4)三种情况下，Q，Q端的状态。

从中你能否总结出基本R—SFF的Q或Q端的状态改变和输入端Sd，Rd的关系。

(5).当Sd、Rd都接低电平时，观察Q、Q Sd，Rd同时由低电平跳为高电平时，注意观察Q、Q端的状态，重复3~5次看Q、Q端的状态是否相同，以正确理解“不定”状态的含义。