数字电子技术典型题选一、填空题（基础型）1．在数字电路中，逻辑变量的值只有 2 个。

2．在逻辑函数的化简中，合并最小项的个数必须是2^n 个。

3．化简逻辑函数的方法，常用的有公式和卡诺图。

4．逻辑函数 A 、B 的同或表达式为 A ⊙ B= /A/B+AB 。

T 触发器的特性方程 Q n+1= T/Qn+/TQn。

5.已知函数Y A B AC ，反Y = （A+/B ）*/（/A+C ），对偶式 Y ’= （/A+B ）*/ （A+/C ）。

6． 4 线— 10 线译码器又叫做2-10 进制译码器，它有4个输入端和个输出端 , 6 个不用的状态。

7．组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态有关。

8． TTL 三态门的输出有三种状态：高电平、低电平和高阻态状态。

9．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于同步计数器。

10．四位双向移位寄存器74LS194A 的功能表如表所示。

由功能表可知，要实现保持功能，应使实现，当 RD=1；S1=1,S0=0 时，电路功能。

74LS194A 的功能表如下：0 S1×S0×工作状态置零1 0 0 保持1 0 1 右移1 1 0 左移111并行输入11．若要构成七进制计数器，最少用个触发器，它有个无效状态。

12．根据触发器结构的不同，边沿型触发器状态的变化发生在 CP 边沿时，其它时刻触发器保持原态不变。

13．用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法，和。

14．由 555 定时器构成的单稳态触发器，若已知电阻R=500K? ，电容 C=10μF，则该单稳态触发器的脉冲宽度 tw ≈。

15．在 555 定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。

16. 用 555 定时器组成的三种应用电路如图所示，其中图（a）、（b）、（c）分别对应的电路名称是（ a），（ b），（c）17. A/D 转换器的转换过程包括，，，四个步骤。

一、填空题（综合提高型）1．施密特触发器有 2 个稳定状态 .，单稳态触发器有 1 个稳定状态 .，多谐振荡器有0 个稳定状态。

2．欲对 160 个符号进行二进制编码，至少需要位二进制数； 16 路数据分配器，其地址输入端有个； 2n选 1 的 MUX ，其地址端有 ______个，其数据输入端有 _________个．3．欲构成可将 1kHZ 的脉冲转化为 50HZ 的脉冲的分频器，该电路至少需要用 5 个触发器；该电路共有20 个有效状态。

某计数器的状态转换图如图所示，该计数器为进制法计数，它有个有效状态，该电路（有或无）自启动能力？4．随机存储器 RAM 的电路结构主要由、和三部分组成。

为构成 4096×8 的 RAM ，需要片 1024×4 的 RAM 芯片，并需要用位地址码以完成寻址操作。

5. 8 位移位寄存器，串行输入时经个 CP 脉冲后，将得到8 位数据的并行输出；欲将其串行输出，需经个 CP 脉冲后，数码才能全部输出。

6．分别写出图 1（a）、（ b）、（c）、（d）所示电路中的输出函数表达式：n Y2= /(AB) ； Y3= /(AB)；Y4= /(AB)*/(BC) ；Y1=T Q7．如图所示电路的逻辑表达式F A B C D ， F=1 时的全部输入变量取值组合有12 个．A =1B=1C≥ 1 F1D8．如图 2 所示的组合逻辑电路中的74138 为 3 线 -8 线译码器，写出图 2 所示电路中各输出函数的最简与或表达式：F1= Y0+Y1+Y2= F2= Y4+Y7=9.图 3 是某 ROM 存储阵列的点阵图， A3 、A2 、A1 、A0 为地址线， D3、D2、D1、 D0 为数据线。

试分别写出 D3、D2、D1 关于 A3 、A2 、A1 、A0 的逻辑表达式。

图中的点‘· ’表示在行线和列线交叉处连接了存储元件。

Y4AB CDD 3 Y11 Y13 Y14Y3ABCD ABCDD 2 Y2Y1Y15 Y2AC BDD1 Y5Y8Y1A BY0 C e D图 310. 由四位并行进位加法器74LS283 如图所示，当A=0 时， X 3X 2X 1X 0=0111，Y 3Y 2Y 1Y 0=0100， Z3Z2Z1Z0=_____________ ，W=_____________ 。

电路功能为有符号数求和运算（加减运算）： W Co A ；Z X Y A AA ＝ 0 时：Z＝ X ＋ Y＝ 1011； W ＝Co＝ 0；二、选择题：请将正确答案的序号填在横线上。

1．下列一组数中，是等值的。

①（A7）16 ②（10100110） 2 ③（ 166）10A．①和③ B. ②和① C. ②和③2. 在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后。

A ．乘积项个数越少 B. 实现该功能的门电路少C．该乘积项含因子少3．指出下列各式中哪个是四变量Ａ、Ｂ、Ｃ、Ｄ的最小项（）A、ＡＢＣ；B、Ａ＋Ｂ＋Ｃ＋Ｄ；C、ＡＢＣＤ；D、Ａ＋Ｂ＋Ｄ4．的最小项之和的形式是。

A.B.C.5. 在下列各种电路中，属于组合电路的有。

A ．编码器 B.触发器 C. 寄存器6．74LS138是 3 线-8 线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出= 。

Ａ.00010000 ， B. 11101111 C. 111101117．8 线— 3 线优先编码器 74LS148的优先权顺序是I7 ，I6 ，,, I1 ，I0，输出 Y2 Y1 Y0 ，输入低电平有效，输出为三位二进制反码输出。

当 I7I6 ，,,I1I0 为 11100111 时，输出 Y2 Y1 Y0 为。

A． 011 B.100 C. 1108．在以下各种电路中，属于时序电路的有。

A ．反相器 B. 编码器C. 寄存器D.数据选择器9． RS触发器当 R=S=0时， Qn+1=。

A ．0 B.1 C.Qn D. Q10．施密特触发器常用于对脉冲波形的。

A．延时和定时 B. 计数与寄存 C ．整形与变换11. CPLD 是基于，FGPA是基于A 乘积项，查找表B 查找表，乘积项C 乘积项，乘积项D查找表，查找表12.以下单元电路中，具有“记忆”功能的单元电路是A、加法器； B 、触发器；C、 TTL 门电路； D 、译码器；13.对于 CMOS与门集成电路，多余的输入端应该A 接高电平B接低电平C 悬空D接时钟信号如果 TTL电路的输入端开路，相当于接入A逻辑1 B 逻辑 0C 无法预测D 有可能是逻辑 1，也有可能是逻辑 0。

14.. 摩根定律（反演律）的正确表达式是：A、A B AB;B、ABAB;C、ABAB;D、A B AB;．15.JK 触发器实现 T 触发器的功能时， J， K应该怎样连接A． J=K=T B ． J=K=D.C． J=0， K=1 D． J=D，K=D16. 同步时序电路和异步时序电路比较，其差异在于后者。

A. 没有触发器B. 没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关17. 要使 JK 触发器的输出 Q从 1 变成 0，它的输入信号 JK 应为（）。

A. 00B. 01C. 10D. 无法确定n n+1。

18．对于 T 触发器，若原态 Q=1，欲使新态 Q =1，应使输入 T=A. 0B.1C. QD. Q19. 下列触发器中，没有约束条件的是。

A. 基本 RS触发器B. 主从 RS触发器C. 同步 RS触发器D. 边沿 D触发器20. 逻辑函数的表示方法中具有唯一性的是。

A.真值表B. 表达式C. 逻辑图D. 卡诺图21.8 —3 线优先编码器（ 74LS148）中， 8 条输入线I0~ I7同时有效时，优先级最高为I7 线，则输出Y2 Y1Y0是（）A. 000B.010C. 101D. 11122. 七段显示译码器是指（）的电路。

A. 将二进制代码转换成 0~9 个数字B. 将 BCD码转换成七段显示字形信号C. 将 0~9 个数转换成 BCD码D. 将七段显示字形信号转换成 BCD码23. 逻辑数 F=A C +AB +B C，当变量的取值为（）时，将出现冒险现象。

A. B=C=1B. B=C=0C. A=1 ，C=0D. A=0 ，B=024. 用 n 个触发器构成计数器，可得到最大计数模值是（）A. nB. 2 n -1 C . 2 n D. 2 n-1三、逻辑函数化简与变换：1.试求逻辑函数 F 的反函数的最简与或式，Fm(2,4,6,8)解：ABC ABCD 0AB00 0111 10CD00 ×10 101 ×0×D & ≥ 1B F11 0 00 0 AC10 1 10 0( a ) ( b )F D AB AC2．证明下列各逻辑函数式：( A B)( A C) AB AC左式= AA AC B A BC= AC AB ( A A) BC= AB(1 C ) AC (1 B)=AB AC =右式原式成立3.将下列逻辑函数化简成最简与或及与非-与非表达式（答案略）四．组合逻辑电路的分析与设计1、4 选 1 数据选择器 74LS153 的功能表达式为：试写出下图电路输出 z 的逻辑函数式。

/A/B+/AC+A/C2 、设计一位 8421BCD 码的判奇电路，当输入码中， 1 的个数为奇数时，输出为 1，否则为 0。

（1）画出卡诺图，并写出最简“与－或表达式”；（2）用一片 8 选 1 数据选择器 74LS151（功能符号见图）加若干门电路实现，画出电路图。

解：（ 1）卡诺图：最简“与－或式” ： Y ABCD ABCD BCD BCD BCD ；（2）电路图：3 、某组合逻辑电路的芯片引脚图如题图所示。

1．分析题图所示电路，写出输出函数F1、F2 的逻辑表达式，并说明该电路功能。

2．假定用四路数据选择器实现题图所示电路的逻辑功能，请确定下图所示逻辑电路中各数据输入端的值，画出完善的逻辑电路图。

解： 1．写出电路输出函数F1、F2 的逻辑表达式，并说明该电路功能。

F1 A B C A BC ABC A BC ABCF2AC AB BC AC AB BC该电路实现全减器的功能功能。

2．假定用四路数据选择器实现该电路的逻辑功能，请确定给定逻辑电路中各数据输入端的值，完善逻辑电路。

F 1： D 0 C,D 1 C, D F 2：D 00,D 1A, D 2 C,D 3 C 2 A,D 314． 3 线-8线 译 码 器 74LS138逻辑功能表达式为， ， , , ，，，正常工作时， S1=1, S2=S3=0。