超大规模集成电路的设计发展趋势摘要：随着信息产品市场需求的增长，尤其通过通信、计算机与互联网、电子商务、数字视听等电子产品的需求增长，世界集成电路市场在其带动下高速增长。

本文主要从半导体电子学与计算技术工程方面进行进行的诸多研究成果以及国际集成电路的发展现状和发展趋势反映其在国际上的重要地位。

关键字：超大规模集成电路发展趋势SOC IP复用技术1 引言集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作许多晶体管及电阻器、电容器等元器件，并按照多层布线或隧道布线的方法将元器件组合成完整的电子电路，通常用IC（Integrated Circuit）表示。

近廿多年来，半导体电子学的发展速度是十分惊人的。

从分离元件发展为集成电路，从小规模集成电路发展为现代的超大规模集成电路。

集成电路的性能差不多提高了3个数量级，而其成本却下降了同样的数量级。

2超大规模集成电路发展的概述集成电路之所以获得如此迅速的发展，与数据处理系统日益增长的各种要求是分不开的，也是半导体电子学与计算技术工程方面进行了许多研究工作的结果。

这些工作可以概括为:(l)改进性能一尽可能减少信号处理的传递时间。

(2)降低成本一从设计、制造、组装、冷却等各方而降低成本。

(3)提高可靠性一减少失效率，增加检测与诊断的手段。

(4)缩短研制/生产周期一加快从确定研制产品到产品可用之间的时间，使产品保持领先地位。

(5)结构上的改进一半导体存储器的进展，推动了计算机体系的发展。

1.改进性能在计算机中采用高密度的半导体集成电路是减少信号传递时间，提高机器性能的重要环节。

因为在普通采用小规模集成电路(551)或中规模集成电路(MSI)的硬件结构中，信号传输与负载引起的延迟，与插件上的门的有效组装密度的平方根成正比，如图(1.1.1)。

也就是说，组装延迟与每个门所需的有效面积的平方根成正比。

因此将组装延迟减少一半的话，必须提高组装密度4倍。

从ssl/Msl发展为LSI/VLsl标志着芯片上元件的集成度得到了很大的提高。

目前，一个双极随机逻辑的VLsl，每片已包含有5。

O个门电路。

若芯片的最大面积为50平方毫米的话，封装密度已达每平方毫米100个门的密度。

据估计，今后几年内，在继续加大芯片面积，减小尺寸的惰况下，密度可提高到每片包含门的数量达一万个以上，如图].1.2所示。

2.降低成本用Lsl替换551/Msl逻辑电路后，其优越性首先表现在低成本上。

因为它将大大减少系统元件的用量，简化系统组装和降低系统成本。

例如，当前一个包含有100。

~1500个门的门阵列大约可替换60~80个74Lsl组件，这将节省原有器件费用的80%左右，并且由于组件数量的减少，使印制电路板的数量和人工装配费用以及系统维护(包括通风、冷却和备分器件)等费用也将大大减少。

3.提高可靠性系统内部元件用量的减少，组装级数的减少，硬走线连接端点的减少都对可靠性的提高有着直接的重大影响。

而且目前看来，设计者还不满足于上述的提高，他们在体系设计中还采取各种措施。

例如，在芯片设计中设计了专门检测错误和校正错误的电路，以此来提高系统的可靠性，几乎没有不采用奇偶与_ECC校验的系统。

此外，随着集成度的提高，在输人输出针有限和内部信号不可直接存取的情况下，必须改变过去检测芯片或系统的方法，设法获取不可取得的芯片或系统的内部信号。

目前这方而已有很多研究，例如IBM公司采用的一种叫做LsSD(Level一sensitiveSeanDesign)的方法，不仅可检测芯片内部电路的性能，解决了测试数据生成的向题，而且已扩充到了底板和系统的检测。

4.减少周转时间缩短研制周期是使产品具有竞争能力的重要方面。

目前，除了从改进工艺和设计方法着手外，主要的解决办法是采用自动化辅助设计(cAD)。

采用cAD不仅是为了解决缩短研制周期的问题，而且随着集成度的提高，vLSI/Lsl内部体系复杂性的增加，只有CAD才能解决人们手工操作所不能及的问题。

譬如，一个50~250个门的阵列尚可用人工设计，但当一个具有1000个门以上的阵列时，没有CAD，则是很困难的。

采用路径软件设计一个布局可能只要花几天时间，而用人工设计同样的布局至少要花十儿周时。

目前，设计自动化系统正在迅速向前发展，像IBM的工程设计系统已比较完善。

使用这样的系统，逻辑设计者既可以以表格形式，通过字母终端输入计算机，也可以以逻辑图的形式，通过图形终端输入计算机。

计算机可以从逻辑设计、逻辑模拟、物理布局，电气性能的检查，直至最后的生产模式，测试数据的生成都由它自动完成。

计算机基本上可以替代过去人们所进行的大量重复性的工作。

并且这些数据与最终设计都可通过通信线送到工厂进行生产。

显然，这一整套的自动化设计和生产过程对提生产率，减少周转时间是很有帮助的。

3 国际集成电路设计发展现状在集成电路设计中，硅技术是主流技术，硅集成电路产品是主流产品，占集成电路设计的90%以上。

正因为硅集成电路设计的重要性，各国都很重视，竞争激烈。

产业链的上游被美国、日本和欧洲等国家和地区占据，设计、生产和装备等核心技术由其掌握。

世界集成电路大生产目前已经进入纳米时代，全球多条90纳米/12英寸生产线用于规模化生产，基于70与65纳米之间水平线宽的生产技术已经基本成形，Intel公司的CPU芯片已经采用45纳米的生产工艺。

在世界最高水平的单片集成电路芯片上，所容纳的元器件数量已经达到80多亿个。

以集成电路为核心的电子信息产业目前超过了以汽车、石油和钢铁为代表的传统的工业成为第1大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。

发达的国家国民经济总产值增长部分的65%目前与集成电路相关。

预计在今后的10年内世界集成电路销售额将以年均15%的速度增长，于2010年将达到6000~8000亿美元。

作为当今世界经济竞争的焦点，拥有自主版权的集成电路日益成为经济发展的关键、社会进步的基础、国际竞争的筹码和国家安全的保障。

4 国际集成电路设计发展趋势集成电路最重要生产过程包括：开发EDA（电子设计自动化）工具，应用EDA进行集成电路设计，根据设计结果在硅圆片上加工芯片（主要流程为薄膜制造、曝光和刻蚀），对加工完毕的芯片进行测试，为芯片进行封装，最后经过应用开发将其装备到整机系统上与最终的消费者见面。

1、SOC将成为集成电路设计的主流SOC(SystemOnaChip)的概念最早源于20世纪90年代，SOC是在集成电路向集成系统转变的过程中产生的。

集成电路设计是以市场应用为导向而发展的，而在将来市场应用的推动下SOC已经呈现出集成电路设计主流的趋势，因为其具有低能耗、小尺寸、系统功能丰富、高性能和低成本等特点。

在高端或低端的产品中，SOC的应用正日益广泛。

SOC是至今仍在发展的产品种类和设计形式。

SOC发展重点主要包括：总线结构及互连技术，直接影响芯片总体性能的发挥；软、硬件的协同设计技术，主要解决硬件开发和软件开发同步进行问题；IP可复用技术，如何对其进行测试和验证；低功耗设计技术，主要研究多电压技术、功耗管理技术，以及软件低功耗应用技术等；可测性设计方法学，研究EJTAG设计技术和批量生产测试问题；超深亚微米实现技术，研究时序收敛、信号完整性和天线效应等。

SOC首要目标始终是降低设计成本和实现高系统集成度。

SOC设计目标是对现有模块或“核”的重复应用，进而实现重复利用效率的最大化。

SOC也表现为各种种类产品的融合，其实现了很多其它系统模块的整合，例如，ASIC、MPU和Memory等，进而实现系统功能和系统集成度的大幅度提升。

由于自身的优异特点，SOC技术越来越受到市场的青睐。

而集成电路工艺技术发展又极大地推动着SOC技术的进一步发展，使得SOC技术与其它（例如，MPU和DRAM等）技术一起发展，将成为集成电路设计的主流。

2006年，最引人注目的SOC产品，就是英特尔公司继奔腾Ⅳ之后新一代微处理器Coreduo和CoreⅡduo芯片。

2、IP复用技术将更完善对SOC的界定必须包括3个方面。

首先SOC应该由可设计复用的IP核组成，IP核是具有复杂系统功能的独立VLSI模块。

其次IP核应该广泛采用深亚微米以下工艺技术。

再次在SOC中可整合多个MPU、DSP、MCU或其复合的IP核。

由此可见，在功能、工艺和应用技术上，SOC的应用起点相当高，而IP核的可重复性设计是SOC技术实现应用的关键。

由于系统复杂性越来越高，以及对更短上市时间的追求，设计的复杂性也相应成指数性增加，提高设计生产率已经成为集成电路设计业主要目标。

其中IP复用设计正在成为越来越多厂商的选择。

IP复用设计是SOC实现的主要基础。

把已经优化的子系统甚至系统级模块纳入到新系统设计中，实现集成电路设计能力的飞跃。

基于平台的SOC设计技术和硅知识产权(SIP)的重用技术是SOC产品开发的核心技术，是将来世界集成电路技术制高点。

IP 复用设计是加快设计进程和降低成本的有效方法。

IP复用设计目前已经在集成电路设计中被广泛应用，而且也形成了专门生产可复用IP核的产业和生产商。

可复用IP核根据实现性不同可分为以HDL语言形式提交的软核、经过完全布局布线的网表形式提供且不能由系统设计者修改的硬核和结合了软核硬核两种形式的固核3种。

因为有不同的厂商参与可复用IP核的生产，为了不同可复用IP核之间良好对接和加快可复用IP知识产权交易发展，而需要标准。

业界成立了多个国际组织推动可复用IP核标准的建立，例如，VSIA协会、OPENMORE计划等。

3、设计线宽将逐渐降低主流集成电路设计目前已经达到0.18~0.13?m，高端设计已经进入90nm，芯片集成度达到108~109nm数量级。

根据2003ITRS公布的预测结果，将实现特征尺寸2007年的65nm、2010年的45nm、2013年的32nm、2016年的22nm量产。

产品制造的实现以设计为基础，相应的设计方法同期将达到相应的水平。

4、设计可行性与可靠性将得到提高随着集成电路设计在规模、速度和功能方面的提高，EDA业界努力寻找新设计方法。

将来5～10年，伴随着软件和硬件协同设计技术、可测性设计技术、纳米级电路设计技术、嵌入式IP核设计技术和特殊电路工艺兼容技术等出现在EDA工具中，EDA工具将得到更广泛应用。

EDA工具为集成电路的短周期快速投产提供了保障，使全自动化设计成为可能，同时设计的可行性和可靠性也能得到提高。

5、可编程逻辑器件将发挥更广泛作用可编程逻辑器件(PLD)，尤其是现场可编程门阵列(FPGA)，是近几年来集成电路发展最快的产品。

PLD将在今后的5～10年中发挥更广泛作用。

同时PLD的应用，以及集成电路设计流程将更简化，设计周期将缩短，同时设计成本和制造成本将进一步降低。