150MIPS performance Single cycle 32 x32-bit MAC (or dual 16 x16 MAC) Very Fast Interrupt Response Single cycle read-modified-write F24x/LF240x Source Code Compatible
Communications Ports
Multiple standard communication ports provide simple interfaces to other components
11
F281x DSP的 功能框图
12
On-Chip Flash Memory
Code security
脚。 • 外部中断或GPIOE 引脚。 • 通用数字I/O GPIOF或XF输出引脚。据及存储器控制信号引脚
XA[18]~XA[0]: 19根外部地址线。
XD[15]~XD[0]: 16根外部数据线。
XMP/ MC :微处理器/微计算机模式选择 。
XHOLD :外部保持请求。
Real-Time JTAG
RMW Atomic
ALU
32-bit Register
File
Peripheral Bus
Event Mgr A Event Mgr B 12-Bit ADC
Watchdog GPIO
McBSP CAN 2.0B SCI-UART A SCI-UART B
SPI
High-Performance CPU (C28xTM DSP Core)
MCeomnotrroyl SPuebri-pShyesrtaelms
Fast program execution out of both RAM and Flash memory 100-120 MIPS with Flash Acceleration Technology 150 MIPS out of RAM for time-critical code
Control Ports
Event Managers Ultra-Fast 12-bit ADC 12.5 MSPS throughput Dual sample&holds enable simultaneous sampling Auto Sequencer, up to 16 conversions w/o CPU
Code security
128Kw Flash + 2Kw OTP
18Kw RAM
4Kw Boot ROM
XINTF
Memory Bus
Interrupt Management
150 MIPs C28xTM 32-bit DSP
32x32-bit Multiplier
32-bit Timers (3)
128Kw Flash + 2Kw OTP
18Kw RAM
4Kw Boot ROM
XINTF
Memory Bus
Interrupt Management
C28xTM 32-bit DSP
32x32-bit Multiplier
32-bit Timers (3)
Real-Time JTAG
RMW Atomic
• XINTF (External Interface) 信号: 地址(19位)/数据（16 位）及存储器控制信号引脚。
• JTAG仿真测试及其他（振荡器、复位）引脚。 • A/D转换器引脚。 • 电源引脚。 • GPIOA、GPIOD或( EVA)引脚, GPIO 56个引脚。 • GPIOB 、GPIOD或( EVB事件管理器B)引脚。 • 通信模块(SPI/SCI/CAN/McBSP)或GPIOF、GPIOG引
2
2.1 DSP的引脚及其功能
下图分别为TMS320F2812的176引脚PGF LQFP(LowProfile Quad Flatpack)封装图和TMS320F2810的128引脚 PBK LQFP封装图。
3
F2812 DSP的 引脚
4
F2810 DSP的 引脚
5
引脚说明 (见教材表格)
XHOLDA :外部保持应答。
XZCS0AND1 :XINTF 的Zone0和 Zone1选择。
XZCS2
:XINTF 的Zone2选择。
XZCS6AND7 :XINTF 的Zone6和 Zone7选择。
XWE
:写使能。
XRD
:读使能。
XR/ W
:读/写选通。
XREADY :准备好信号 。
7
TI还推出了F2808、F2806、F2801等型号，其内部结 构与F2812类似，但引脚数、时钟频率、内部资源有所降低， 以降低成本。
ALU
32-bit Register
File
Peripheral Bus
Event Mgr A Event Mgr B 12-Bit ADC
Watchdog GPIO
McBSP CAN 2.0B SCI-UART A SCI-UART B
SPI
Memory Sub-System
Quarter of a Megabyte of on-chip Flash Memory
F28x DSP的硬件资源
8
2.2 DSP的片内硬件资源
F281x DSP的功能框图
9
2812 DSP控制器的结构
• CPU • 片内存储器 • 片内外设 (片内接口电路)
10
TMS320F2812 / TMS320F2810
Most Powerful - Most Integrated Dual Function Digital Signal Controller
第2章 TMS320F281x DSP控制器总体结构
本章内容： 2.1 DSP的引脚及其功能 2.2 DSP的片内硬件资源 2.3 存储器扩展外部接口 2.4 DSP 片内Flash和OTP存储器 2.5 代码安全模块
1
2.6 时钟与低功耗模式 2.7 看门狗定时器 2.8 32位 CPU定时器 2.9 通用输入/输出 2.10 片内外设寄存器 2.11 外设中断扩展
Fast program execution out of both RAM and Flash memory