1.什么叫单片机？他有哪些特点？单片机:是单片微型计算机的简称，他是微型计算机发展的产物随着大规模和超大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时/计数器和多种I/O接口集成在一片芯片上，形成了芯片级的计算机，因此单片机早期的含义称为单片微型计算机(single chip microcomputer)，直译为单片机，沿用至今。

2.简述单片机的发展过程。

3.单片机如何分类？4.单片机主要应用在哪些方面？在智能仪器仪表中的应用在工业方面的应用在电信中的应用军用导航方面的应用在人类生活中的应用在其它方面的应用5.简述MCS51/52、89系列、PIC系列单片机的主要特性。

第二代单片机以Intel公司的MCS-51系列为代表，其技术特点是完善了外部总线，并确立了单片机的控制功能。

外部并行总线规范化为16位地址总线，用以寻址外部64KB的程序存储器和数据存储器空间；8位数据总线及相应的控制总线，形成完整的并行三总线结构。

同时还提供了多机通信功能的串行I/O口,具有多级中断处理，16位的定时/计数器，片内的RAM和ROM容量增大，有的片内还带有A/D转换接口。

6.什么叫嵌入式系统？他与单片机的关系如何？嵌入式系统就是将计算机系统按特定的要求嵌入到实际应用系统中。

嵌入式系统一般是指非PC机系统，他由硬件和软件两大部分组成。

硬件包括微处理器MCU、存储器、I/O端口及外设、图形控制器等；软件包括操作系统（OS或实时多任务操作系统）、应用程序系统、或称监控程序系统等。

第二章单片机内部结构及原理2.1.1 MCS-51/52系列单片机CPU的结构MCS系列单片机内部由CPU、256B数据存储器、程序存储器、16位定时器、4个8位的可编程I/O端口和可编程全双工UART串行口等组成。

其内部结构见所示单片机内部最核心的部分是CPU，其主要功能是产生各种控制信号，控制存储器、输入／输出端口的数据传送、数据的算术运算、逻辑运算以及位操作处理等。

CPU从功能上可分为运算器和控制器两部分，下面分别介绍这两部分的组成及功能1．控制器控制器由程序计数器PC、指令寄存器、指令译码器、定时控制与条件转移逻辑电路等组成。

他的功能是对来自存储器中的指令进行译码，通过定时控制电路，在规定的时刻发出各种操作所需的全部内部和外部的控制信号，使各部分协调工作，完成指令所规定的功能。

2．运算器运算器由算术逻辑运算部件ALU、累加器Acc、暂存器、程序状态字寄存器PSW、BCD码运算调整电路等组成。

（1）累加器AccAcc是一个8位的寄存器，简称为A，他通过暂存器与ALU相连。

他是CPU 执行指令时使用最频繁的寄存器，用来存一个操作数或中间结果。

（2）算术逻辑运算部件ALUALU是由加法器和其他逻辑电路等组成的，他用于对数据进行算术四则运算和逻辑运算、移位操作、位操作等功能。

ALU的两个操作数，一个由A通过暂存器2输入，另一个由暂存器1输入，运算结果的状态送PSW。

（3）程序状态字寄存器PSWPSW是一个8位的专用寄存器，用于存程序运行中的各种状态信息。

他可以进行位寻址。

PSW各位的定义如下:•CY(PSW. 7)：进位标志，在进行加或减运算时，如果操作结果最高位有进位或借时，CY 由硬件置“1”，否则清“0”。

在进行位操作时，CY又可以被认为是位累加器，他的作用相当于CPU中的累加器A。

•AC(PSW.6)：辅助进位标志（又称半进位），在进行加或减运算时，低四位数向高四位产生的进位或借位，将由硬件置“1”，否则清“0”。

AC位可用于BCD码调整时的判断位。

•F0(PSW.5)：用户标志位，由用户置位或复位。

他可作为用户自行定义的一个状态标记。

•RS1 RS0(PSW.4 PSW.3)：工作寄存器组指针，用以选择CPU当前工作的寄存器组。

RS1 RS0与寄存器组的对应关系见的（a）所示。

•OV(PSW.2)：溢出标志，当进行算术运算时，如果产生溢出，则由硬件将OV位置1，否则清“0”。

当执行有符号数的加法指令ADD或减法指令SUBB时，当D6位有向D7位的进位或借位时D6CY=1时，而D7位没有向CY位的进位或借位D7CY =0时，则OV=1或D6CY =0，D7CY=1则OV=1所以溢出的逻辑表达式为:OV= D6CY⊕ D7CY•F1(PSW.1)：用户标志位，同F0。

•P(PSW.0)：奇偶标志位，该位始终跟踪累加器A内容中“1”的奇偶性。

当采用奇校验时；如果有奇数个“1”，则P置“0”，否则置“1”；若采用偶校验，如果有偶数个“1”，则P置“0”，否则置“1”。

凡是改变累加器A中内容的指令均会影响P标志位。

1．MCS-51/52单片机存储器划分方法Intel 系列单片机的存储器配置在物理结构上有四个存储空间：片内程序存储器、片外程序存储器、片内数据存储器、片外数据存储器。

表示了MCS-51/52系列单片机存储器空间结构。

2．程序存储器MCS-51/52单片机的程序存储器一般用于存放编好的程序、表格和常数。

8051片内有4KB的ROM，8751片内有4KB的EPROM，8031片内无程序存储器，8052片内有8KB的ROM，8752片内有8KB的EPROM，8032片内无程序存储器。

MCS-51/52单片机的程序存储器中有7个特殊地址单元。

0000H: MCS-51／52单片机复位后PC=0000H，即程序从0000H开始执行指令。

0003H: 外部中断0入口地址000BH: 定时器0溢出中断入口地址0013H: 外部中断1入口地址001BH: 定时器1溢出中断入口地址0023H: 串行口中断入口地址002BH: 定时器2溢出，T2EX(P1.1)端负跳变时的入口地址(仅对52子系列单片机所具有)。

2.1.4 单片机I／O端口结构(2) P0口的功能①P0口作一般I／O口使用时中的多路开关MUX的位置由CPU发出的控制信号决定。

当P0口作I／O端口使用时，CPU内部发出控制电平"0"信号封锁与门，使输出上拉场效管T1截止，同时多路开关把输出锁存器Q端与输出场效应管T2的栅极接通。

此时P0即作通用的I／O 口使用。

•当P0口作输出口时：内部数据总线上的信息由写脉冲锁存至输出锁存器，输入D=0时，Q=0而Q=1，T2导通，P0口引脚输出“0”；当D=1时，Q＝1而Q＝0，T2截止，P0口引脚输出1。

输出驱动级是漏极开路电路，若要驱动NMOS或其他拉电流负载时，需外接上拉电阻。

P0口中的输出可以驱动8个LSTTL负载。

• P0口作输入口时：端口中有2个三态输入缓冲器用于读操作。

其中输入缓冲器2的输入与端口引脚相连，故当执行一条读端口输入指令时，产生读引脚的选通将该三态门打开，端口引脚上的数据经缓冲器2读入内部数据总线。

输入缓冲器1并不能直接读取端口引脚上的数据，而是读取输出锁存器Q端的数据。

Q端与引脚处的数据是一致的。

结构上这样的安排是为了适应“读-修改-写”一类指令的需要。

端口进行输入操作前，应先向端口输出锁存器写入“1”，使Q=0则输出级的两个FET管均截止，引脚处于悬空状态，变为高阻抗输入。

这就是所谓的准双向I/O口。

单片机的P0～P3都是准双向I／O口。

②P0口作地址／数据总线复用时在扩展系统中，P0端口作为地址／数据总线使用，此时可分为两种情况:一种是以P0口引脚输出地址／数据信息。

另一种情况由P0口输入数据，此时输入的数据是从引脚通过输入缓冲器2进入内部总线。

当P0口作地址/数据总线复用时，他就不能再作通用I/O口使用了。

2．P1口的结构及功能（1）P1口结构P1口也是一个准双向I／O口，其结构见所示。

P1口在结构上与P0口的区别是:没有多路开关MUX和控制电路部分；输出驱动电路部分与P0也不相同，只有一个FET场效应管，同时内部带上拉电阻，此电阻与电源相连。

上拉电阻由两部分组成:固定部分和附加部分，他们是作阻性元件使用的场效应管FET。

实质上该上拉电阻也是一个FET，称负载场效应管。

对应下面的一个FET可称工作场效应管。

（2）P1口的功能P1口可作通用双向I／O口使用，当P1口输出高电平时，能向外部提供拉电流负载，因此不必再外接上拉电阻。

当端口用作输入时，和P0口一样，为了避免误读，必须先向对应的输出锁存器写入“1”，使FET截止。

然后再读端口引脚。

在52子系列单片机和89系列单片机中，P1.0和P1.1是多功能位。

除作一般双向I／O口外，P1.0还可以作为定时器／计数器2的外部输入端，这时此引脚以T2来表示；P1.1还可作为定时器／计数器2的外部控制输入，以T2EX来表示。

3．P2口的结构及功能（1）P2口的结构是P2口的位结构图。

P2口的位结构中上拉电阻的结构与P1相同，但比P1口多了一个输出转换多路控制部分。

（2）P2口的功能当多路开关MUX倒向锁存器输出Q端时，构成了一个准双向I／O口此时P2作通用的I／O口用。

P2引脚的数据与内部总线相同。

当系统扩展有大于256字节～64K字节的外部存储器时，在CPU的控制下，转换开关MUX倒向内部地址线一端，此时P2口可用于输出高8位的地址。

因为访问外部存储器的操作是连续不断的，P2口要不断输出高8位地址，故此时P2口不可能再作通用I／O口使用。

在外部扩充的存储器容量大于256字节而小于64K字节时，可以用软件方法利用P1～P3口中的某几位口线输出高几位地址，而保留P2中的部分或大全部口线作通用I／O口用。

若外部扩充的存储器容量较大，需用“MOVX @DPTR”类指令时，其寻址范围为64KB，由P0口输出低8位地址，P2口输出高8位地址。

在读写周期内，P2口引脚上将保持高8位地址信息，但从所示的结构可以看出，输出地址时并不要求P2锁存地址，故锁存器的内容也不会在送地址的过程中改变，因此在访问外部数据存储器周期结束后，多路开关自动切换到锁存器Q端，P2锁存器的内容又会重现在引脚上。

这样，根据访问片外RAM的频繁程度，P2口在一定限度内仍可作一般I／O口使用。

4．P3口的结构及功能（1）P3口的结构为P3口的位结构图。

同样P3口与P1口的输出驱动部分及内部上拉电阻相同，比P1口多了一个第二功控制部分的逻辑电路(由一个与非门和一个输入缓冲器组成)。

（2）P3口的功能P3口是一个多功能的端口。

当第二输出功能保持高电平时，打开与非门，锁存器输出可以通过与非门送FET管输出到引脚端，这是作通用I／O口的输出使用情况。

输入时，引脚数据通过三态缓冲器2和3在读引脚选通控制下进入内部总线。

P3口除了作通用I／O使用外，他的各位还具有第二功能，各功能详见。

当P3口某一位用于第二功能作输出时，该位的锁存器应置“1”，打开与非门，第二功能端内容通过“与非门”和FET送至端口引脚。