• 11。长PSG（磷硅玻璃）。
PSG N+ PN-Si
N+
P+
P+
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 12。光刻Ⅷ---引线孔光刻。
PSG N+ PN-Si
N+
P+
P+
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 13。光刻Ⅸ---引线孔光刻（反刻AL）。
PSG
S
VDD
D
N+-BL
P-SUB 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散
第五次光刻—引线接触孔
•
SiO2 P
N+-BL
P+
N-epi P+ N-epi
P N+
N+-BL
P+
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗
• 9。光ⅤI---P+区光刻，P+区注入。形成 PMOS管的源、漏区及P+保护环。
B+
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 10。光Ⅶ---N管场区光刻，N管场区注入， 形成NMOS的源、漏区及N+保护环。
As 光刻胶
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
NH4OH:H2O2:H2O= 溶液槽 1:1:1.5 HCl:H2O2:H2O =1:1:5
溶液槽
去离子水
溶液槽
光 学 显 影
光学显影是在感光胶上经过曝光和显影的程序， 把光罩上的图形转换到感光胶下面的薄膜层 或硅晶上。光学显影主要包含了感光胶涂布、 烘烤、光罩对准、 曝光和显影等程序。 关键技术参数:最小可分辨图形尺寸Lmin(nm) 聚焦深度DOF 曝光方式:紫外线、X射线、电子束、极紫外
N+ N+ PN-Si
P+
P+ IN
P
OUT D
N S
集成电路中电阻1
基区扩散电阻
SiO2 P+ P N-epi N+-BL R+ RVCC N+ AL P+ P-SUB
集成电路中电阻2
发射区扩散电阻
SiO2 P+ N+ N-epi N+-BL P-SUB R R P+
集成电路中电阻3
基区沟道电阻
基区扩散 再分布及氧化 发射区光刻 背面掺金 发射区扩散
铝合金 反刻铝 铝淀积
接触孔光刻
再分布及氧化
淀积钝化层
压焊块光刻
中测
横向晶体管刨面图
B C E P N P P P+
P+
PNP
纵向晶体管刨面图
C B P N P E N+ C B N E p+
NPN
PNP
NPN晶体管刨面图
SiO2 B E N+ C AL
SiO2 P+ P
R
N+
R P+
N-epi N+-BL P-SUB
集成电路中电阻4
外延层电阻
N+ P N-epi P-SUB
SiO2 P+
R
R P+
集成电路中电阻5
MOS中多晶硅电阻
多晶硅
SiO2
氧化层
Si
其它：MOS管电阻
集成电路中电容1
ASiO2 P+ N+E N+-BL P+-I N B+ AP+ Cjs P-SUB B+
半 导体元件制造过程
前段（ End） 前段（Front End）制程---前工序 晶圆处理制程（ 晶圆处理制程（Wafer Fabrication； ； 简称 Wafer Fab） ）
典型的PN结隔离的掺金TTL电路工艺流程
衬底制备 一次氧化 隐埋层光刻 隐埋层扩散 外延淀积
基区光刻
再氧化
隔离扩散 隔离光刻 热氧化
发射区扩散层—隔离层—隐埋层扩散层PN电容
集成电路中电容2
N+
MOS电容
SiO2 P+
AL N+ N-epi P-SUB P+
Al
所用之矽晶片，狀似圓 形，故稱晶圓。材料是「矽」， IC （Integrated Circuit）厂用的矽晶片即 為矽晶體，因為整片的矽晶片是單一完整的晶 體，故又稱為單晶體。但在整體固態晶體內， 眾多小晶體的方向不相，則為复晶體（或多晶 體）。生成單晶體或多晶體与晶體生長時的溫 度，速率与雜質都有關系。
半导体制造工艺流程
半导体相关知识
• 本征材料：纯硅 9-10个9 250000Ω.cm • N型硅： 掺入V族元素--磷P、砷As、锑 Sb • P型硅： 掺入 III族元素—镓Ga、硼B • PN结：
- - ++ P - - + N - - ++
半 导体元件制造过程可分为
• 前段（Front End）制程 前段（ ） 晶圆处理制程（ 晶圆处理制程（Wafer Fabrication；简称 ； Wafer Fab）、 ）、 晶圆针测制程（ 晶圆针测制程（Wafer Probe）； ）； • 後段（Back End） 後段（ ） 构装（ 构装（Packaging）、 ）、 测试制程（ 测试制程（Initial Test and Final Test） ）
半导体制造环境要求
• 主要污染源：微尘颗粒、中金属离子、有 机物残留物和钠离子等轻金属例子。 • 超净间：洁净等级主要由 微尘颗粒数/m3 0.1um I级 35 10 级 350 100级 NA 1000级 NA 0.2um 0.3um 0.5um 7.5 3 1 75 30 10 750 300 100 NA NA 1000 5.0um NA NA NA 7
一、晶圆处理制程
• 晶圆处理制程之主要工作为在矽晶圆上制作电路与 电子元件（如电晶体、电容体、逻辑闸等），为上 述各制程中所需技术最复杂且资金投入最多的过程 ， 以微处理器（Microprocessor）为例，其所需处理 步骤可达数百道，而其所需加工机台先进且昂贵， 动辄数千万一台，其所需制造环境为为一温度、湿 度与 含尘（Particle）均需控制的无尘室（CleanRoom），虽然详细的处理程序是随著产品种类与所 使用的技术有关；不过其基本处理步骤通常是晶圆 先经过适 当的清洗（Cleaning）之後，接著进行氧 化（Oxidation）及沈积，最後进行微影、蚀刻及离 子植入等反覆步骤，以完成晶圆上电路的加工与制 作。
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求： 1。 杂质固浓度大 2。高温时在Si中的扩散系数小， 以减小上推 3。 与衬底晶格匹配好，以减小应力 SiO2 N+-BL P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 7。光Ⅳ---p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。
B+
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 8。光Ⅴ---多晶硅光刻，形成多晶硅栅及 多晶硅电阻
多晶硅
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 1。光刻I---阱区光刻，刻出阱区注入孔
SiO2
N-Si
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 2。阱区注入及推进，形成阱区
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 3。去除SiO2，长薄氧，长Si3N4
PN-Si
Si3N4
CMOS集成电路工艺 --以P阱硅栅CMOS为例
二、晶圆针测制程
• 经过Wafer Fab之制程後，晶圆上即形成 一格格的小格 ，我们称之为晶方或是晶粒 （Die），在一般情形下，同一片晶圆上 皆制作相同的晶片，但是也有可能在同一 片晶圆 上制作不同规格的产品；这些晶圆 必须通过晶片允收测试，晶粒将会一一经 过针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink Dot），此程序即 称之为晶圆针测制程 （Wafer Probe）。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒
SiO2 N-epi P+ N-epi P+
N+-BL N+-BL
P+
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—P+扩散(B)
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围 SiO2 P P+
N+-BL
P P+ N-epi
N+-BL
P+
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
第四次光刻—N+发射区扩散孔
• 集电极和N型电阻的接触孔,以及外延层的反偏孔。 • Al—N-Si 欧姆接触：ND≥1019cm-3，
N+ P P+
N+-BL
SiO2 P+
P+
P N-epi
第六次光刻—金属化内连线：反刻铝
•
AL