内存在计算机系统中的应用 内存系统结构 SDRAM工作原理 推动内存技术发展的要素 MODULE设计考虑要点
SDRAM工作原理- SDR DRAM结构
ELPIDA 128M SDRAM (μPD45128163)
Synchronous Dynamic Random Access Memory
读打断读
写打断读
T=TRCD+CL T=CL T=TRP+TRCD+CL T=TDQSS
SDRAM工作原理- 写操作
写打断写 读打断写
T=TRCD+TDQSS+TWR T=TDQSS T=TWR+TRCD+CL
SDRAM工作原理- 自刷新
tREF：刷新周期 64ms tRFC:刷新指令周 期10~30 tCK tREFI:平均刷新周 期 7.8us



内存在计算机系统中的应用 内存系统结构 SDRAM工作原理 推动内存技术发展的要素 MODULE设计考虑要点
内存系统结构
内存系统结构-示意图
内存系统结构-DRAM内部结构
内存系统结构-RANK
CS#, CKE, ODT
独立响应控制信号并反馈数据的单元,对 于SDRAM一个RANK对应64位数据宽度
SDRAM工作原理- 地址译码-2
●
Wafer Test Flow
Search for Defect Cells & Judgement of repairable or not Hot Temp(87℃), All wafer test
Pre Laser Wafer Test ( PT1 @Hynix )
DRAM的工作电压逐渐下调， 以降低功耗
推动内存技术发展的要素-瓶颈
SDRAM采用PCI BUS作为接口，信号反射强，LATENCY大，速率提升空间有限； DDR SDRAM采用基于SSTL（Serial Stub Termination STUB BUS Logic 引起的阻抗不连续 ）的总线结构 对高速信号影响尤其明显，因 而DDR速率越高，其每通道所 允许搭载的DIMM也越少，进 在STUB 而影响到内存容量的提升 BUS中，每个单独 的DIMM槽都会引入一个 STUB，导致阻抗不连续， 进而影响信号的完整性
DRAM的字符密 从近年内存速率的发 度增长趋势遵循 展趋势看， DRAM的 Moore 定律，每 数据速率约 3年翻一倍 两年翻一倍
资料来源：INTEL 2004 春季IDF
推动内存技术发展的要素-容量
服务器系统的性能需 求要求内存容量每2年 翻一倍
资料来源：INTEL 2004 春季IDF
推动内存技术发展的要素-功耗
SDRAM工作原理- 存储阵列
ELPIDA 128M SDRAM (μPD45128163)
SDRAM工作原理- 存储单元-1
a) open; b) shorts; c) bridge
SDRAM工作原理- 存储单元-2
EDE5108AGBG 尺寸11mmx11.5mm =126.5x10^(-6)m^2 ELPIDA G DIE采用90nm工艺, 则单 个存储单元面积为:8x(90x10^(9)m)^2=64800x10^(-18)m^2 则512M个单元的面积为: 512x10^6x 64800x10^(-18)m^2= 33.2x10^(-6)m^2 缩小尺寸: BGA-> CSP
SDRAM工作原理- CKE控制
CKE控制指令的有效
Clock suspend mode Power down mode Self refresh mode
SDRAM工作原理- 多BANK工作
TRRD
SDRAM工作原理-突发读写
突发方式



内存在计算机系统中的应用 内存系统结构 SDRAM工作原理 推动内存技术发展的要素 MODULE设计考虑要点
推动内存技术发展的要素-各类总线一缆
SDR SDRAM 数据传输频率 IC封装 66 100 133 TSSOP DDR SDRAM 266 333 400 MHZ TSSOP BGA DDR2 SDRAM 400 533 667 800 MHZ FPGA DDR3 SDRAM 1066 1333 1600 MHZ FBGA DDR4 SDRAM
BANK
DLL应用(见P18) 校准模式 ODT Data mask 可选 NA NA
4
4
必须 NA NA Write mask only
4,8
必须 OCD 可选 Write mask only
8 ,16
必须 OCD 可选 Write mask only
Write and Read
推动内存技术发展的要素-速率
HYNIX WAFER 测试流程
SDRAM工作原理- 地址译码-3
ELPIDA
SDRAM工作原理- 模式寄存器设置
MC如何获取设 置值？ MC如何初始化 DRAM？
SDRAM工作原理- 状态转换
SDRAM工作原理- DRAM初始化
SDRAM工作原理- 行打开(ACTIVATION)
SDRAM工作原理- 读操作
SDRAM工作原理- 检测放大器 VREF
放大 触发(交 叉耦合正 反馈) 刷新 EQ:保证 初始平衡
差分结构减少字线分布电容对 位线的串扰(BL与BL#平衡)
SDRAM工作原理- TRCD TRAS TRP TWR
检测 读恢复 ->写入 触发 (刷新 (放大 ))
SDRAM工作原理- 地址译码-1
字符密度
输入时钟 数据触发 接口标准 工作电压 /CAS 读延迟 Additive Latency (AL) /CAS 读延迟 (RL) /CAS 写延迟(WL) Burst 长度(见P17)
64Mb~512Mb
单端时钟 不支持 LVTTL 3.3 V 2, 3 NA NA 0 1, 2, 4, 8, full-page (256)(可选项)
64Mb~1Gb
差分时钟 DQS触发 SSTL_2 2.5 V 2, 2.5, 3 NA =CL(2, 2.5, 3) 1 2, 4, 8
256Mb~4Gb
差分时钟 差分DQS/DQS# SSTL_18 1.8V 3,4,5 0,1,2,3,4 AL+CL RL-1 4,8
512Mb~4Gb
差分时钟 差分DQS/DQS# SSTL_15 1.5 V >=5 0,1,2,3,4 ? AL+CL RL-1 4,8 1.2V 差分时钟
内存在计算机系统中的应用-主板示意
内存在计算机系统中的应用-主板系统
内存在计算机系统中的应用-内存请求
内存在计算机系统中的应用-CPU对内存访问-1
内存在计算机系统中的应用-CPU对内存访问-2
内存在计算机系统中的应用-CPU对内存访问-3
INTEL 865G MCH中的DRAM地址转换
SDRAM工作原理
记忆集团 设计中心 2006年12月12日
目录



内存在计算机系统中的应用 内存系统结构 SDRAM工作原理 推动内存技术发展的要素 MODULE设计考虑要点 Nhomakorabea

内存在计算机系统中的应用 内存系统结构 SDRAM工作原理 推动内存技术发展的要素 MODULE设计考虑要点
部分引线也增加了额 感, 电容较大 外的电感
DIP
wire bonded WB-PBGA
连接的BGA, 引 线较短
WBGA FBGA
不同BGA封装的回 路及插入损耗
不同长度的wire bonded对应 的寄生参数(电阻, 电感和电容)
BGA与TSOP相比, 可以有效降低封装内部引线的电容和电感, 进而有效提高 1) 高速数字技术推动着系统的全面小型化 , 要求 IC的封装尺寸越来越小以提高集成度 ,从 参考文献： Electrical Analysis of IC Packaging with Emphasis on Different Ball Grid Array 了 IC 的适用频率 Packages Khouzema B. Unchwaniwala, Michael F. type, Caggiano leadframe-type 变迁到 area-array 在内存芯片上即体现 为从 DIP->TSOP->BGA 2) 小尺寸带来的挑战：脚间距变小，测试和贴装越来越困难 QFP FC-PBGA
DDR每通道最大负载数随着DRAM速率的上升而减少
INTEL Lindenhurst(2004) VS Blackford(2006)
资料来源: HP:Memory technology evolution: an overview of system memory technologies
推动内存技术发展的要素-方案
内存系统结构-BANK
内存系统结构-RAW
内存系统结构-COLUMN
列是内存系统内部数据传输的最小单元 PAGE大小=2^COLUMN*DRAM DATA WIDTH 如: 64Mb*8 IC, 列数为10, DRAM位宽为8, 则页容量为 2^10*8=8192
内存系统结构-数据读取
EDE5108AGBG 64Mbx8 = 4Bank x 16KRow x 1KColum x 8 bit
Q&A
FB-DIMM的DIMM槽之间采用点到点 连接，从而从根本上避免了STUB， 因而大幅度提高了每通道的带载能力
避免STUB DRAM间延迟校正
资料来源：INTEL 2004 春季IDF
•DDR2 的拓扑结构
推动内存技术发展的要素-BGA