数字电路与逻辑设计试题
华南农业大学期末考试试卷（A卷）
2005学年第二学期考试科目：数字电路与逻辑设计Ⅱ_
考试类型：（闭卷）考试时间： 120__
学号姓名年级专业____________
题号一二三四五总分
得分
评阅人
一．选择题（下列每题有且仅有一个正确答案，每题2分，共20分）
1．把一个五进制计数器与一个四进制计数器串联
可得到进制计数器。
A.4
B.5
C.9
D.20
2．下列逻辑电路中为时序逻辑电路的
是。
A.变量译码器
B.加法器
C.数码寄存
器 D.数据选择器
3．N个触发器可以构成最大计数长度（进制数）
为的计数器。
第 2 页共 9 页
A.N
B.2N
C.N2
D.2N
4．GAL是指。
A.通用阵列逻辑
B.专用集成电路
C.可编程逻辑阵列
D.通用集成电路
5．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用个触发器。
A.2
B.3
C.4
D.10
6．随机存取存储器具有功能。
A.读/写
B.无读/写
C.只读
D.
只写
7．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。
A.全部改变
B.全部为0
C.不
可预料 D.保持不变
第 3 页共 9 页
8．随机存取存储器RAM中的内容，当电源断掉后
又接通，存储器中的内容。
A.全部改变
B.全部为1
C.不确定
D.保持不变
9．一个容量为512×1的静态RAM具有。
A.地址线9根，数据线1根
B.地址
线1根，数据线9根
C.地址线512根，数据线9根
D.地址
线9根，数据线512根
10．PROM的与阵列（地址译码器）是。
A.可编程阵列
B.不可编程阵列
C.可编程阵列
D.不可编程阵列
二．分析题（15分）
如图一由JK触发器构成的时序逻辑电路，回答如下几个问题？（共15分）
第 4 页共 9 页
第 5 页 共 9 页
(1) 这是同步电路还是异步电路，是moore 型电路还是mealy 型电路？(4分)
(2) 分析电路的功能，画出完整的状态转换图和逻辑表达式？(9分)
(3) 该电路具备自启动功能吗？(2分)
三． 解答题（共2小题，共17分）
1. 化简下表的原始状态表，并作出最简状态表。
（10分）
X 0 1 A C/0 B/1 B F/0 A/1 C D/0 G/0 D D/1 E/0 E
C/0
E/1
图一
1J Q 0
1J Q 0 1J Q 0
＆ ＆ ＆
Z
FF
FF
FF
CP
"1
F D/0 G/0
G C/1 D/0
2.建立一个模5的加1/加2计数器的原始状态
图和原始状态表。
其中设控制输入信号为X，当X=0时加1，X=1时加2，Z为输出，表示计满5个脉冲。
（7分）
四．分析下面的VHDL语言实现的功能，并回答问题(20分)
1 2
0 1 2 3
library ieee；
use
ieee．std_logic_1164．all；
entity eqcomp is
port ( a，b：in std_logic；
equals：out std_logic )；
end eqcomp；
architecture behave
of eqcomp is
begin
comp：process (a，b)
begin
if a=b then equals<=＇1＇；
第 6 页共 9 页
4 5 6 7
else
equals<=＇0＇；
end if；
end process comp；
end behave；
1、描述一下第3、4、9行的具体功能？（6分）
2、此代码实现什么功能的器件？（2分）
3、此代码的行为描述采用了什么语句来实现他
的功能？（4分）
4、试用数据流的方法，描述该段代码的结构体？
（8分）
五．综合分析设计题（共2小题，共28分）
1、可编程逻辑阵列实现的显示译码电路如图所
示：(12分)
(1)说明该可编程逻辑阵列是哪种阵列；(2分)
第 7 页共 9 页
第 8 页 共 9 页
(2) 写出输出函数g
a
Y Y
的逻辑表达式；（7分）
(3) 说明当变量DCBA 分别为0100和1001时，
i
Y 后接的七段LED 管各应显示什么字形？ （3
分）
A
A
B B
C
C D D a
Y b Y c Y d
Y e
Y f
Y g
Y ×
× ×
× × × × × × × × ×
× × × × × × × × × × × ×
× × × × × × ×
× × × × × × ×
× × × × × × × × × × ×
× ×
× × ×
× × × × ×
a
b c d e f g
第 9 页 共 9 页
2、
分别用置位法和复位法将74LS161构成一个十二进制计数器。
（16分）
(74LS161芯片T
CT 和P
CT 为片选端为高电
平时片选有效，CO 为进位输出端，当计数到1111状态时输出为高)
74LS161
Q 0 Q 1 Q 2 Q 3
CC CO Q 0 Q 1 Q 2 Q 3 CT T LD
D
CR D 0 D 1 D 2 D 3
CT T CT P CP
CO LD
74LS161逻辑功
能图。