课程设计说明书课程设计名称数字电路与逻辑设计专业计算机科学与技术班级 150403班学生姓名陆文祥指导教师宋宇2016 年12 月19 日课程设计任务书题目：1.简易数字电子钟的设计与制作2.简易数字频率计的设计与制作3.简易智力竞赛抢答器的设计与制作4.简易玩具电子琴的设计与制作5.自选题目：自动电子钟目录设计实验一 (4)设计实验二 (8)设计实验三 (11)设计实验四 (15)自选题目 (20)设计实验一一、实验题目：简易数字电子钟的设计与制作二、设计目的1、了解计时器主体电路的组成及工作原理；2、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；3、熟悉集成电路及有关电子器件的使用；三、实验要求要求设计一个能显示两位秒信号的数字电子钟，分电路设计、电路安装、电路调测三个阶段完成。
四、实验内容（一）.设计原理思路：本次设计以数字电子为主，分别对时钟信号源、秒计时显示、分计时显示、小时计时显示进行设计，然后将它们组合，来完成时、分、秒的显示并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。
电路主要使用集成计数器，如74ls90、74ls48，LED数码管及各种门电路和基本的触发器等，电路使用直流电源供电，很适合在日常生活中使用数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
数字电子钟由以下几部分组成：六十进制秒、分计数器、二十进制时计数器；以及秒、分、时的译码显示部分等。
（二）实验电路图图1 数字电子钟（三）元器件选择及介绍74LS90计数器是一种中规模二一五进制计数器。
它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。
将输出QA与输入B相接，构成8421BCD 码计数器；B、将输出QD与输入A相接，构成5421BCD码计数器；C、表中H 为高电平、L为低电平、×为不定状态。
74LS90具有如下的五种基本工作方式：（1）五分频：即由FD、FC、和FB组成的异步五进制计数器工作方式。
（2）十分频（8421码）：将QA与CK2联接，可构成8421码十分频电路。
（3）六分频：在十分频（8421码）的基础上，将QB端接R1，QC端接R2。
其计数顺序为000～101，当第六个脉冲作用后，出现状态QCQBQA=110利用QBQC=11反馈到R1和R2的方式使电路置“0”。
（4）九分频：QA→R1、QD→R2，构成原理同六分频。
（5）十分频（5421码）：将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1，即可构成5421码十分频工作方式。
此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。
LM555555的8脚是集成电路工作电压输入端，电压为5～18V，以UCC表示；从分压器上看出，上比较器A1的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。
1脚为地。
2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。
当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。
6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。
3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。
4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。
5脚是控制端。
7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。
五.元器件清单74LS90+5V直流电源10μF、0.1μF电容10K75K电阻LM555数码显示器六．实验心得此次的电路实验，不仅是学会实验技术，更是掌握了实验方法，即用实验检验理论的方法，将平时所学到的简单计数器组合起来做成一个数字频率计。
做试验前更是要将老师上课所讲的内容理解透彻，因为这是做实验的基础，在做实验时虽然我还遇到了不少的问题，但是通过老师和同学们的帮助，我完成了实验，并得到很多知识，连线过程中，导线多，链接繁琐，更应该认真仔细的检查，排除错误。
本次设计让我学会了很多，让我对以前学过的知识得以掌握，对未学知识也了解了一下。
在实验具体的操作过程中，对理论知识也有了进一步的了解，真正达到了理论指导实践，实践检验理论的目的。
在实验过程中，我遇到了，线路不通，芯片损坏等问题。
在实验中若是遇到问题，不应该盲目将导线拆掉，应该从根本出发找到问题的根源。
此次实验，不仅有利于掌握知识体系与学习方法，更有利于激发我们学习的主动性，增强自信心，而且有利于书本知识技能的巩固和迁移。
设计实验二一、实验题目：简易数字频率计的设计与制作二、实验目的1.了解数字频率计电路的组成及工作原理；2.掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；三、实验要求设计一个数字频率计，要求检测频率范围10Hz~99Hz，两位数码管显示。
由555组成多谐振荡器作为被测源，555构成单稳态触发器控制闸门，计数器由2个74LS160组成。
四、实验内容（一）设计原理思路时基电路的作用是产生一个标准时间信号，有定时器555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）。
若已知振荡器的频率由公式可以计算出电阻及电容C的值。
若振荡器C1=10uf，则R3=t/0.7c=35.7kΩ取标称值36kΩR2=(t/0.7c)-R2=107kΩ取R2=47KΩRP=100KΩ；电路如下图。
在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信号。
脉冲信号可由两个单稳态触发器产生，他们的脉冲宽度由电路的时间常数决定。
设锁存器信号和清零信号的脉冲宽度相同。
如果要求t=0.02s,则t=0.02s，C5=4.4uf(取标值4.7uF),触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲，其波形关系正好满足所示波形的要求。
手动复位开关S按下时，计数器清零。
（二）实验电路图（三）元器件选择及介绍74LS160用于快速计数的内部超前进位·用于n位级联的进位输出·同步可编程序·有置数控制线·二极管箝位输入·直接清零·同步计数160是十进制计数器也就是说它只能记十个数从0000-1001（0-9）到9之后再来时钟就回到0首先是clk这是时钟之后是rco这是输出，MR是复位低电频有效（图上接线前面花圈的都是低电平有效）load是置数信号当他为低电平时在始终作用下读入D0到D3为了使161正常工作ENP和ENT接1，另外D0到D3是置数端，Q0到Q3是输出端555定时器555的8脚是集成电路工作电压输入端，电压为5～18V，以UCC表示；从分压器上看出，上比较器A1的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。
1脚为地。
2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。
当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。
6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。
3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。
4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。
5脚是控制端。
7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。
可应用：（1）构成施密特触发器，用于TTL系统的接口，整形电路或脉冲鉴幅等；（2）构成多谐振荡器，组成信号产生电路；（3）构成单稳态触发器，用于定时延时整形及一些定时开关中。
555应用电路采用这3种方式中的1种或多种组合起来可以组成各种实用的电子电路，如定时器、分频器、元件参数和电路检测电路、玩具游戏机电路、音响告警电路、电源交换电路、频率变换电路、自动控制电路等。
五.元器件清单74LS160，导线，+5V直流电源，1μF、0.01μF电容，200K、2.2K、1.2M电阻，定时器555，数码显示器六.总结设计电路的特点和方案的优缺点。
该电路简单明了，可以实现简易数字频率计的功能，更好的应用了74LS160。
七.参考文献《数字电子技术基础（第五版）》八.实验心得此次的电路实验，不仅是学会实验技术，更是掌握了实验方法，即用实验检验理论的方法，将平时所学到的简单计数器组合起来做成一个数字频率计。
做试验前更是要将老师上课所讲的内容理解透彻，因为这是做实验的基础，在做实验时虽然我还遇到了不少的问题，但是通过老师和同学们的帮助，我完成了实验，并得到很多知识，连线过程中，导线多，链接繁琐，更应该认真仔细的检查，排除错误。
本次设计让我学会了很多，让我对以前学过的知识得以掌握，对未学知识也了解了一下。
设计实验三一.实验题目：简易智力竞赛抢答器的设计与制作 二.实验要求抢答器可供四组抢答，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。
主持人具有将抢答器复原的功能。
智力竞赛抢答器是用来判断哪一个预定状态首先发生的电路，主要由开关阵列电路、触发锁存电路、显示电路几部分构成。
三.实验内容（1）根据功能要求构建总体设计方案，比较和选定设计的系统方案，确定整个电路的组成及各单元电路完成的功能，画出系统框图。
（2）单元电路的设计、参数计算、器件选择及介绍。
（3）画出完整的总体电路设计图（器件型号、元件参数应标出）和必要的波形图，并说明电路的工作原理。
（一）实验原理智力竞赛抢答器是用来判断哪一个预定状态首先发生的电路。
选手通过按键开关电路发出抢答信号，先按动者，抢答成功，触发所存电路将该信息保持下来，同时封锁其他选手的输入。