测试开销
6 VLSI TESTING TECHNIQUES
结论
z 传统的模拟、验证和测试方法难以全面 验证
z 在设计时考虑测试问题，设计易于测试 的电路
7 VLSI TESTING TECHNIQUES
2、章节安排
z Ch1 电路测试和可测性基础知识 z Ch2 模拟仿真在电路测试中的作用 z Ch3 组合电路测试生成 z Ch4 时序电路测试生成 z Ch5 可测性设计概念 z Ch6 扫描路径、电平敏化设计 z Ch7 伪随机测试 z Ch8 测试系统组成
1 VLSI TESTING
1.1 验证、模拟和测试
VLSI 设计流程
描述Vhdl Verilog 综合优化匹配
逻辑、时序验证
时间优化
可测性分析
工程化设计 投片 前测试
测试生成 样品成品测试
可测性设计 实际应用
VLSI TESTING
设计 综合
测试 综合
2
模拟（simulation）
z 功能模拟 z 时间（时序）模拟
z 间歇性故障：随机的，用概率分析对其模 型化
– 1阶马尔可夫模型（输入独立） – 0阶连续参数马尔可夫模型 （满足Brener – 1阶连续参数马尔可夫模型 条件非冗余VLSI TESTING
④时滞故障 Delay
z 电路中信号的动态故障，即电路中元件 的时延变化和脉冲信号的边沿参数的变 化。
1. 测试矢量的产生：能在有限时间内产 生，能激活故障和敏化通路
2. 测试的评估和计算：能在正常电路中 插入实际故障，即进行故障仿真
3. 测试的施加：UUT与自动测试设备的连 接，以及激励驱动能力、持续时间控 制
可控性(CY)：由原始输入控制节点电平 可观性(OY)：故障经过敏化通路到输出端
19 VLSI TESTING
CAMELOT可测性度量 1、可控性计算
z 根据原始输入信号改变节点逻辑电平的 难易程度，定义可控性值0 ≦ CY ≦ 1
z 定义CY(输出端)=CTF×f[CYs(输入端)]
z CTF=1- |N(0)-N(1)| =1- |N(0)-N(1)|
测试图形生成
z 故障激活 z 故障模型 z 测试生成算法
6 VLSI TESTING
1.3 缺陷、失效、故障 defect、failure、fault
z 缺陷－电路物理结构改变
– MOS表面及衬底效应、表面电势、金属化及金属半 导体、电迁移、封装相关
z 失效－电路不能正常工作
– 永久失效、暂时失效
集成电路测试技术 VLSI Testing Techniques
西安电子科技大学微电子学院
第0章 概述
z 研究意义 z 内容安排 z 常用术语
1、研究意义
z 为什么要研究测试？
– 保证质量、可靠性要求 – 测试器件和系统性能 – 提高测试效率 – 经济效益
5 VLSI TESTING TECHNIQUES
1.1.2 产品测试
z 参数测试 z 功能测试
– 测试图形（pattern）
z 门级、RTL级、行为级
4 VLSI TESTING
1.2 故障及故障检测
基本原理
Test Vector 0 1 1 1
Faulty Response True Response
0
1/0
1/0
stuck-at-0
5 VLSI TESTING
z 成品率
Y= G G+B
[ ] ( ) Y = 1− eAD / AD 2
z 缺陷等级 DL = 1− Y (1− T )
≈ TT (−In(Y ))
11 VLSI TESTING TECHNIQUES
第1章 电路分析基础
z 物理缺陷及其电路级描述 z 测试生成 z 测试与设计环节的关系 z 测试实施的设计 z 产品测试
z 暂态失效、间歇性失效
– 参数改变失效、设计失误失效
z 故障－电路逻辑出错
7 VLSI TESTING
失效方式
z 开路 z 短路 z 失效率曲线
8 VLSI TESTING
1.4 故障模型
z 故障的模型化：对故障作一些分类，并 构造最典型的故障
z 基本原则：
– 全面准确反映某一类故障对系统的影响 – 尽可能简单，易处理
14 VLSI TESTING
1.5 故障等效、支配、冗余
z 故障表
– 对电路网表进行故障生成 – 以表格形式列举
z 故障等效 z 故障支配 z 故障表化简 z 故障冗余
15 VLSI TESTING
16 VLSI TESTING
17 VLSI TESTING
18 VLSI TESTING
1.6 可控性、可观性、可测性
8 VLSI TESTING TECHNIQUES
3、常用术语
CAT/ATE
测试类型
测试
错误/故障 测试效率 测试生成
可测性
模拟 测试经济学 仿真
9 VLSI TESTING TECHNIQUES
测试经济学
IC测试
系统测试
成品测试
在高可靠性，开发时间短等条件下尽量降低测试成本
10 VLSI TESTING TECHNIQUES
– S-A-1 & S-A-0 – CMOS中的固定开路故障S-OP
z 如元器件的损坏，连线的短路，断路 等。
z 单固定型与多固定型故障
11 VLSI TESTING
②桥接故障 Bridging
z 定义：两条信号线意外地短接在一起。 在短路处实现线逻辑，正逻辑为线与， 负逻辑为线或。
z 输入桥故障：几个输入端的桥接 z 反馈桥故障：输入和输出端桥接
x1x2…xsF(0…0,xs+1,…xn)(F)(1…1,xs+1,xn)=1 x1x2…xs(F)(0…0,xs+1,…xn)F(1…1,xs+1,xn)=1
满足第一式条件则振荡，满足第二式为异步时序电路
12 VLSI TESTING
③暂态故障 Temporary
z 瞬态故障：一般是由外部干扰引起的，很 难人工重现，在研究可靠性时需注意
9 VLSI TESTING
故障模型分类
z 固定型(Stuck)故障 z 恒定开路 z 固定导通 z 桥接(Bridging)故障 z 暂态(Temporary)故障 z 延迟(Delay)故障 z 存储器故障 z 模拟信号故障
10 VLSI TESTING
①固定型故障 Stucking
z 某一信号线的逻辑电平不受控制，始终 恒定的一类故障。