一、填空题1．二进制1101转化为十进制为。
将十进制28转化为二进制为，八进制为，十六进制为。
2．基本的门电路有非门，与门，或门；电路符号分、和。
3．在二输入的或门中，当两个输入都是1时，输出是。
4.二进制的位权是。
5. 某通信系统每秒钟传输1000000位，那么每位数据的占时间__________________;6. 发光二极管构成的七段显示器有两种，分别是___________和_____________电路。
7. 三态门（TS门）的输出状态除了高电平或低电平两种状态外，还有第三状态是。
8. 触发器是一种对_________敏感的存储电路。
9. 组合逻辑电路不含具有__________功能的元件。
7. 二进制数111011.101转化成十进制数为__________.转化成八进制数为________.8. 逻辑表达式:AB=AC;那么A=C是否成立？________.9. 2002个‘1’异或的结果是_____.10.数据分配器就是带选通控制端的__________。
11.已知全加器的输入变量为A、B、C，则全加器三变量之和S=(A⊙B) __ _。
12.对30个信号进行编码，采用二进制编码需________位输出。
13．逻辑函数有四种表示方法，它们分别是、、和。
14．将2004个“1”异或起来得到的结果是。
15．双极型集成电路和单极型集成电路的典型电路分别是电路和电路。
16．施密特触发器有个稳定状态.，多谐振荡器有个稳定状态。
17．已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于kHz；完成一次转换所用的时间应小于。
18. 逻辑函数有四种表示方法，它们分别是真值表、、波形图和。
19. 时序逻辑电路的输出不仅与有关，而且与有关。
20. 输出n位代码的二进制编码器，一般有个输入信号端。
21. JK触发器当J=K= 时，触发器n Q+1。
nQ=22. A/D转换需要经过抽样、保持、量化和等过程。
23. （011010）2=（）10，（32）10=（）2。
24. 8421BCD码的1001相当于十进制的数值。
25. 全加器是指能实现两个加数与三数相加的算术运算逻辑电路。
26. D触发器的特征方程是。
27. 数字电路按照电路的结构特点可分为和。
二、选择题1. (156F)16中数码5的位权是（）。
A、102B、162C、163D、1652.图1所示的逻辑符号为（）。
图1A、与B、或C、或非D、与非3．时序电路的输出决定于（）。
A、记忆电路的次态B、以前时刻的输入C、该时刻输入和当时记忆电路的现态D、该时刻输入和电路次态4. 若逻辑函数，则C B+Y+=可化简为CAAB（）。
A、Y=AB+CB、Y=A+BC、Y=AB+BD、Y=A+C5. 用8421码表示的十进制数45，可以写成（）。
A、45B、[101101] BCDC、[01000101]BCD D、[101101]26. 四输入ABCD与非门，输出为0发生在（）。
A、A= 0B、C= 0C、B =0D、A B C D =17．十进数6的余3码是（）。
A、0110B、1001C、1100D、10108. 在决定一事件结果的所有条件中，要求所有的条件同时满足时结果才发生，这种条件和结果的逻辑关系是（）。
A、与B、或C、非D、异或9. SR锁存器是一种（）稳态电路。
A、无B、单C、双D、多10. 对于或非门构成的基本SR锁存器，当 ( ) 锁存器状态不确定。
A 、 S=0；R=0 B、 S=0；R=1 C、S=1；R=0 D、 S=1；R=111. R-S型触发器的“R”意指( )。
A、置位B、复位C、优先D、异步12. 下列电路中，不属于组合逻辑电路的是( ) 。
A、译码器B、全加器C、寄存器D、编码器13. 一个8选一数据选择器的数据输入端有( )个。
A、1B、2C、8 D、414．将D触发器改造成T触发器，图2所示电路中的虚线框内应是（）。
A、或非门B、与非门C、异或门 D、同或门15. n个变量，有（）个最小项。
A、nB、2nC、n2D、2n16. 两变量的“异或”逻辑与以下（）逻辑是非的关系。
A、“与”逻辑B、“或”逻辑C、“同或”逻辑D、“或非”逻辑17. 组合逻辑电路不含有（）。
A、记忆功能的器件B、或非逻辑C、同或逻辑D、与非逻辑18. 如图1所示为一种门电路的两个输入变量A、B和输出变量Y的波形图，这个门电路是（）。
A、与非门B、或非门C、与门D、同或门19. 已知逻辑函数的真值表如表1所示，其函数表达式为（）。
A、L=AB、L=BC、L=ABD、L=C20 如图5所示的逻辑符号，其对应的逻辑表达式为（）。
A、L=ABB、L=A+BC、B AL=D、ABL=21. 如图6所示为一种门电路的两个输入变量A、B和输出变量Y的波形图，这个门电路是（）。
A、与非门B、或非门C、与门D、或门化简1．试化简逻辑函数BC+L+=。
CAAB2．求逻辑函数0,1,2,3,4)BA=的CL∑,(),(m最简式。
3. AB+(=)L+DCBC4．求逻辑函数AB=)+(的最简与CDBCL+或式。
分析1．写出如图4所示电路的逻辑表达式、真值表，并分析其逻辑功能。
图42．逻辑电路如图3所示，试写出逻辑表达式，并分析其功能。
图33. 逻辑电路如图4所示，试写出逻辑表达式，并分析其功能。
图44. 电路及输入波形如图5所示，试写出状态方程，并画出在输入信号作用下，对应的输出Q的波形。
（设触发器初态为0）5. 时序电路如图5所示。
图5（1）写出激励方程；（2）写出输出方程；（3）写出状态方程；（4）画出状态图。
6. 由四位二进制计数器74LVC161及门电路组成的时序电路如图5所示，其中74LVC161的功能表如表1所示，试画出状态转换图，并分析该电路的功能。
7. 由四位二进制计数器74LVC161及门电路组成的时序电路如图6所示，其中74LVC161的功能表如表1所示，试画出状态转换图，并分析该电路的功能。
图68. 根据图7所示4选1数据选择器实现的组合电路，写出输出L逻辑表达式并化成最简“与或”表达式。
9. J、K触发器如图8所示，试根据CP、J 波形，画出对应的输出端Q的波形，并写出Q端的状态方程。
设触发器初态为0。
(1)写出激励方程；(2)写出输出方程；(3)写出状态方程；(4)画出状态图设计1．试用D触发器和适当的组合逻辑电路实现T触发器的逻辑功能。
2．试用D触发器和适当的组合逻辑电路实现J、K触发器的逻辑功能。
3. 某火车站有特快、直快和慢车三种类型的客运列车进出，试用设计一个指示列车等待进站的逻辑电路。
当有两种或两种以上的列车等待进站时，要求发出信号，提示工作人员安排列车进站事宜。
4. 设计一多数表决电路。
要求A、B、C三人中只要有两人以上（包括两人）同意，则决议就能通过，但A还有决定权，即只要A同意，即使其他人不同意也能通过。
（1）列出真值表并写出逻辑函数；（2）化简逻辑函数，用与非门实现设计并画出电路图。
5. 设计一位8421BCD码的判奇电路，当输入码为奇数时，输出为1，否则为0。
要求使用两种方法实现：（1）用最简与非门实现，画出逻辑电路图；（2）用一片8选1数据选择器74LS151加若干门电路实现，画出电路图。
6．试用两只JK触发器和最少量的接线设计一个能产生如图11所示波形的时序逻辑电路，要求写出完整的设计过程。
7. 图7所示为74LS138译码器及功能表，试用此译码器和门电路实现逻辑函数：F=AB+AC+BC。
8. 用D触发器设计一个8421BCD码同步4进制加法计数器。
9. 试用T触发器和适当的组合逻辑电路实现D触发器的逻辑功能。
10.用四位二进制计数器74LVC161及门电路设计一个7进制计数器（反馈清零）。
11.用四位二进制计数器74LVC161及门电路设计一个7进制计数器（反馈置数）。